

INDEX

DETAIL

JAPANESE.

1/1

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-148656

(43)Date of publication of application: 30.05.2000

(51)Int.CI.

G06F 13/16

(21)Application number: 10-318169

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

09.11.1998 (72)

(72)Inventor: TOMISHIMA SHIGEKI

ISHIKAWA MASATOSHI


**OISHI TSUKASA** 

# (54) MEMORY SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent deviation of an access time to a memory chip in a memory system.

SOLUTION: Plural memory elements 1a-1n are commonly connected in parallel wish unidirectionally extended signal wiring 2, 3, and 4, and signals are transmitted unidirectionally along the signal wirings 2-4. Thus, the sum of a signal propagation time from a transmission unit 5 to the selected memory element and a signal propagation time from the selected memory element to a receiving unit 6 is made the same for all the memory elements.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's

特開2000-148656

(19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-148656

(P2000-148656A)

(43)公開日 平成12年5月30日(2000.5.30)

(51) Int.Cl.<sup>7</sup>
G 0 6 F 13/16

酸別記号 510 FI G06F 13/16 テーマコート\*(参考)

510Z 5B060

## 審査請求 未請求 請求項の数27 OL (全 51 頁)

(21)出願番号

特顯平10-318169

(22)出願日

平成10年11月9日(1998.11.9)

(71)出顧人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 富鳴 茂樹

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 石川 正敏

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100064746

弁理士 深見 久郎 (外3名)


最終頁に続く

# (54) 【発明の名称】 メモリシステム

## (57)【要約】

【課題】 メモリシステムにおけるメモリチップに対するアクセス時間のずれをなくす。

【解決手段】 一方方向に延在する信号配線(2,3,4)に共通に複数のメモリ素子(1a-1n)を並列に接続し、これらの信号配線に沿って一方方向に信号を伝達する。送信ユニット(5)から選択メモリ素子への信号伝搬時間と選択メモリ素子から受信ユニット(6)への信号伝搬時間の和がすべてのメモリ素子について同じとなる。



#### 【特許請求の範囲】

【請求項1】 第1のポートと前記第1のポートと対向して配置される第2のポートとの間に配置されかつ前記第1および第2のポートに結合され、データを含む信号を前記第1のポートから前記第2のポートに向かう方向に沿って一方方向に伝達する第1の信号バス、および前記第1の信号バスに互いに並列に結合され、前記第1の信号バスと信号の授受を行なう複数の第1の個別メモリ素子を備える、メモリシステム。

【請求項2】 前記第1のポートは、送信機能を有する 送信部からの信号を受ける入力端子を含み、

前記第2のポートは、受信機能を有する受信ユニットに結合され、前記第1の信号バスからの信号を受けて前記受信部に伝達するための出力端子を含む、請求項1記載のメモリシステム。

【請求項3】 前記第1の信号バスは、前記第1のポートから与えられるクロック信号を伝達するクロック信号線を含み、前記複数の第1の個別メモリ素子は、前記クロック信号に同期して動作する、請求項1記載のメモリシステム。

【請求項4】 前記第1の信号バスは、

実行すべき動作を指定するコマンドを少なくとも伝達するためのコマンドバスと、

前記コマンドバスとは別に設けられ、前記データを伝達 するためのデータバスと、

前記コマンドの取込タイミングを与えるコマンドクロック信号を伝達するコマンドクロック信号線と、

前記コマンドクロック信号線と別に設けられ、前記データの取込タイミングを与えるデータクロック信号を伝達するデータクロック信号線とを含む、請求項1記載のメモリシステム。

【請求項5】 前記第1のポートは、

外部に設けられた外部装置からの信号を受ける入力端子 と、

前記入力端子に結合され、前記入力端子を介して与えられる信号に従って前記第1の信号バスへ信号を出力する 送信ユニットとを備え、

前記第2のポートは、

前記外部装置に結合される出力端子と、

前記第1の信号バスに結合され、前記第1の信号バス上の信号を受け、該受けた信号に従って前記出力端子を駆動して前記外部装置へ該受けた信号に対応する信号を伝達する受信ユニットとを含む、請求項1記載のメモリシステム。

【請求項6】 前記複数の第1の個別メモリ素子は、同一ベース基板上に配置される、請求項1記載のメモリシステム。

【請求項7】 前記複数の第1の個別メモリ素子は、モジュールに一体的に形成され、前記モジュールは、前記第1および第2のポートが順次接続されるように複数個

がカスケード接続される、請求項1記載のメモリシステ ハ-

【請求項8】 第1の表面と前記第1の表面とは反対側の第2の表面とを有し、前記第1の表面に前記第1のポ 05 一ト、前記第1の信号バス、前記複数の第1の個別メモリ素子および前記第2のポートが配置されるベース基板

前記ベース基板の第2の表面に配置される複数の第2の 個別メモリ素子と、

10 前記第2の表面に配置されかつ前記第2のポートと前記 ベース基板を貫通する貫通孔を介して結合される第3の ポートと、

前記第3のポートと対向して前記ベース基板の第2の表面に配置される第4のポートと、

15 前記第3および第4のポートの間に前記複数の第2の個別メモリ素子に共通に配置され、前記第3のポートから前記第4のポートへ向かって信号を伝達する第2の信号バスをさらに備え、

前記第2のポートは、前記第1の信号バスに結合する第 20 1の信号線ノードを含み、

前記第3のポートは、前記第1の信号線ノードに前記貫通孔を介して接続する第2の信号線ノードを含み、前記第1および第2の信号バスは、前記第2のポート、前記貫通孔および前記第3のポートを介して相互接続され

25 る、請求項1記載のメモリシステム。

【請求項9】 前記第1のポートは、

外部に設けられた外部装置からの信号を受けるための入 力端子と、

前記入力端子に結合され、前記入力端子から与えられる 30 信号に従って前記第1の信号バスを駆動する送信ユニットとを含み、

前記第4のポートは、

前記第2の信号バスからの信号を受け、該受けた信号に 相当する信号を出力する受信ユニットと、

35 前記受信ユニットに結合されかつ前記外部装置に結合され、前記受信ユニットからの信号を前記外部装置へ伝達するための出力端子とを含む、請求項8記載のメモリシステム。

【請求項10】 前記第1のポートは、

40 外部装置に結合される端子と、

前記端子に結合され、前記端子からの信号を受け、該受けた信号に従って前記第1の信号バスを駆動する送信部と、前記ベース基板を貫通する貫通孔を介して前記第4のポートに結合され、前記第4のポートを介して前記第

45 2の信号バスからの信号を受け、該受けた信号に従って 前記端子を駆動する受信部とを含む制御ユニットとを含 み、

前記第4のポートは、前記第2の信号バスに接続しかつ前記貫通孔を介して前記受信部に結合する信号線ノード

50 を含む、請求項8記載のメモリシステム。

【請求項11】 ベース基板の第1の表面に配置される 複数の個別メモリ素子、

前記複数の個別メモリ素子に共通に設けられ、かつ前記ベース基板の前記第1の表面および前記第1の表面と対向する第2の表面に電気的に連続して配設される配線、および前記配線を介して前記複数の第1の個別メモリ素子と前記配線を介して信号の送信および受信を行なうための制御ユニットを備え、前記配線の一方方向において、前記制御ユニットから個別メモリ素子までの前記配線の長さと該個別メモリ素子から前記制御ユニットへ至る前記配線の長さの和が、前記複数の個別メモリ素子について実質的に同じである、メモリシステム。

【請求項12】 前記制御ユニットは、

前記配線の一方端において前記ベース基板の第1の表面 に配設され、前記複数の個別メモリ素子へ信号を送信す る送信ユニットと、

前記ペース基板の第2の表面に前記配線の他方端に配設され、前記配線を介して伝達される信号を受信する受信ユニットを備える、請求項11記載のメモリシステム。

【請求項13】 前記制御ユニットは、前記基板の第1 の表面において前記配線の一方端に配置され、かつ

(i) 前記配線を介して前記複数の個別メモリ素子に信号を送信するための送信ユニットと、(ii) 前記配線を介して伝達される信号を受信するための受信ユニット両者を含む、請求項11記載のメモリシステム。

【請求項14】 前記制御ユニットは、

前記ペース基板の第1の表面において前記ペース基板の 一方端部に配置され、前記配線と信号の送受を行なうた めの第1の制御ユニットと、

前記ペース基板の第2の表面において前記ペース基板の前記一方端部に配置され、前記配線と信号の送受を行なう第2の制御ユニットとを備える、請求項11記載のメモリシステム。

【請求項15】 前記制御ユニットに隣接して配置され、外部装置と前記制御ユニットとの信号の送信および 受信を行なうためのポートをさらに備える、請求項11 記載のメモリシステム。

【請求項16】 前記制御ユニットは、前記ベース基板の第1の表面の第1の端部に配置され、少なくとも送信機能を有するメモリ制御回路を含み、

前記ベース基板の前記第1の端部と対向する第2の端部 において形成される前記ベース基板を貫通する貫通孔を 介して前記第1および第2の表面に配設される配線が相 互接続される、請求項11記載のメモリシステム。

【請求項17】 前記メモリ制御回路は、前記配線からの信号を受信するための受信部をさらに備え、前記受信部は、前記ベース基板の前記第1の端部に近接して形成される前記ベース基板を貫通する貫通孔を介して前記第2の表面に配設された配線に結合される、請求項16記

載のメモリシステム。

【請求項18】 前記第1の信号バスは、

前記複数の第1の個別メモリ素子の動作サイクルを規定 するクロック信号を伝達するクロック信号線と、

05 動作モードを指定するコマンドを伝達するコマンドバスと、

前記クロック信号線と別に設けられ、少なくとも前記コマンドの取込タイミングを与えるストローブクロック信号を伝達するストローブクロック信号線とを含む、請求10 項1記載のメモリシステム。

【請求項19】 前記第1の信号バスは、外部装置からの信号を一方端に受けて前記複数の第1の個別メモリ素子へ伝達し、かつ他方端が終端抵抗に結合されて前記外部装置から分離される信号線に連結する信号線を含む、

15 請求項18記載のメモリシステム。

【請求項20】 前記第1の信号バスは、 データを伝達するためのデータ線と、

動作モードを指示するコマンドを伝達するためのコマン ド線と、

- 20 前記複数の第1の個別メモリ素子の動作サイクルを規定するクロック信号を伝達するクロック信号線とを含み、前記メモリシステムは、さらに、前記第1および第2のポートを介して信号を送受するコントローラをさらに備え、
- 25 前記コントローラは、

前記コマンド線を介して返送される、データ出力を指示 するデータ出力コマンドを検出するためのコマンド検出 回路と、

前記コマンド検出回路からのデータ出力コマンド検出指30 示に応答して、前記クロック信号のデータ出力レイテンシサイクル期間経過、前記データ線を介して与えられるデータを取込むデータ入力回路を備える、請求項1記載のメモリシステム。

【請求項21】 前記メモリシステムは、さらに、前記 35 第1および第2のポートを介して信号の送受を行なうコ ントローラを含み、

前記第1の信号バスは、前記複数の第1の個別メモリ素子の動作サイクルを規定するクロック信号を伝達するクロック信号線と、

40 前記複数の第1の個別メモリ素子から出力されたデータ を伝達するためのデータ線と、

コマンド印加指示信号を伝達するためのコントロール信 号線とを含み、

前記コントローラは、

45 前記コントロール信号線を介して返送される前記コマン ド印加指示信号を検出する検出回路と、

前記検出回路からの検出指示信号に応答して、前記クロック信号のレイテンシサイクル期間経過後前記データ線のデータを取込む入力回路を含む、請求項1記載のメモ

50 リシステム。

【請求項22】 前記第1および第2のポートを介して 前記第1の信号バスコマンドおよびデータを転送するコ ントローラをさらに含み、前記コントローラは、

前記第1の信号バスへのデータ出力を要求するコマンド 送出後、所定のレイテンシサイクル経過後、前記第1の 信号バスのデータを取込む回路をさらに備える、請求項 1記載のメモリシステム。

【請求項23】 前記メモリコントローラは、前記複数 の第1の個別メモリ素子各々のレイテンシに対する遅延 量を調整するための回路をさらに含む、請求項20から 22のいずれか記載のメモリシステム。

【請求項24】 前記複数の第1の個別メモリ索子の各 々は、

前記ストローブクロック信号を遅延して出力する、その 遅延量が変更可能な可変遅延回路と、

前記可変遅延回路の出力信号に応答して、前記第1の信 号バスを介して伝達された信号を取込む入力回路を含 む、請求項18記載のメモリシステム。

【請求項25】 前記入力回路は、

基準電圧と前記第1の信号バス上の入力信号とを比較し 該比較結果に従って内部信号を生成する入力バッファ回 路を含み、

前記可変遅延回路の遅延量は、前記基準電圧に対する前 記入力信号の論理判定レベルに対するマージンが大きく なるように設定される、請求項24記載のメモリシステ

【請求項26】 前記マージンは、前記基準電圧レベル を変化させて測定された結果に基づいて決定される、請 求項25記載のメモリシステム。

【請求項27】 前記第1の信号バスは、さらにアドレ ス信号を伝送するアドレスバスと、データを伝送するデ 一タバスを備え、前記可変遅延回路は、前記アドレスバ スの信号を受ける回路、前記データバスの信号を受ける 回路、および前記コマンドバスの信号を受ける回路それ テム。

# 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】この発明は、メモリシステム に関し、特にバスに並列に接続される複数の個別メモリ 素子が、共通に設けられたコントローラと信号の送受を 行なうメモリシステムに関する。より特定的には、この 発明は、複数の個別メモリ素子が、クロック信号と同期 して動作するメモリ索子であるメモリシステムに関す る。

## [0002]

【従来の技術】図56は、従来のメモリシステムの構成 の一例を示す図である。図56においては、複数の個別 メモリ素子 (メモリチップ) CH#0~CH#nが並列 に配置される。これらのメモリチップCH#0~СH井

nに共通に、クロックドライバCKDからのクロック信 号CLKを伝達するクロック信号線CKBS、動作モー ドを指定するコマンドおよびアドレスを伝達するコマン ドノアドレスバスCDBS、およびデータDQを転送す 05 るデータバスDTBSが配置される。これらのクロック 信号線CKBS、コマンド/アドレスバスCDBSおよ びデータバスDTBSは、また、これらのメモリチップ CH#0~CH#nの動作を制御するメモリコントロー ラMCに結合される。

【0003】メモリコントローラMCは、クロック信号 10 線CKBS上のクロック信号CLKに同期して、コマン ド/アドレスバスCDBS上に動作モードを指定するコ マンドおよびアドレスを伝達する。メモリチップCH井 0~CH#nの各々は、クロック信号CLKに同期し

15 て、このコマンド/アドレスバス CDBS上に与えられ たコマンドおよびアドレス信号を書込み、指定された動 作を実行する。データバスDTBSは、双方向データバ スであり、データ書込時においては、メモリコントロー ラMCからの書込データをメモリチップCH#0~CH 20 井nに伝達し、またデータ読出時においては、メモリチ ップCH#0~CH#nから読出されたデータをメモリ コントローラMCへ伝達する。

【0004】クロック信号CLKに同期してデータの転 送を行なうことができるため、高速のデータ転送を実現 25 することができる。また、複数のメモリチップ СH#0 ~ C H # n を並列に設けることにより、大記憶容量のメ モリシステムを実現することができる。

【0005】このようなメモリシステムを構築するため のメモリチップとしては、シンクロナス・ダイナミック 30 ・ランダム・アクセス・メモリ (SDRAM)、シンク リンクDRAM (SLDRAM)、およびランバスDR AM (RDRAM) などがある。

【0006】これらのクロック同期型メモリを用いるメ モリシステムにおいては、データバスDTBSは、すべ ぞれに別々に設けられる、請求項24記載のメモリシス 35 て、双方向データバスであり、書込データDおよび読出 データQ両者がこのデータバスDTBSを介して転送さ れる。

# [0007]

【発明が解決しようとする課題】従来のメモリシステム 40 においては、データバスDTBSを介して伝達されるデ ータDQのメモリコントローラMCへの到達時間が、メ モリチップCH#0~CH#nそれぞれについて異な る。メモリコントローラMCとメモリチップCH#0~ CH#nそれぞれとの間で正確にデータを送受するため 45 に、データ取込専用のクロック信号 (DCLKまたはQ S) が用いられる (DDR SDRAM (ダブル・デー タ・レートSDRAM) およびSLDRAMおよびダイ レクトRDRAM等)。

【0008】データ書込時においては、メモリコントロ 50 一ラMCは、書込データとその書込データを取込むタイ ミングを与えるデータ書込ストローブクロック信号をともに伝達する。また、データ読出時においては、メモリチップCH#0~CH#nが、それぞれ読出データとともに、データ取込用のクロック信号(QS)をメモリコントローラMCへ伝達する。したがって、データ取込用のタイミングを与えるクロック信号が同じ距離を伝達されるため、クロック信号とデータとのスキューが少なく、比較的正確なタイミングでデータの取込を行なうことができる。

【0009】しかしながら、従来のメモリシステムにおいては、この動作モードを指定するコマンドおよびアドレス信号の取込は、単にクロック信号CLKとコマンド/アドレスとのスキュー(配線抵抗および容量の起因する)については何ら考慮していないため、これらのコマンドおよびアドレスとクロック信号とのスキューに対するマージンを見込んで、メモリチップCH#0~CH#nに内部動作を開始させる必要があり、高速アクセスを実現することができなくなる。

【0010】また、メモリチップのCH#0とメモリコントローラMCとの距離は最も短く、またメモリチップCH#nとメモリコントローラMCとの距離が最も長い。この場合、メモリチップCH#0とメモリコントローラMCとの間のデータ転送時間は最も短く、メモリチップCH#nとメモリコントローラMCとの間のデータ転送時間が最も長くなる。メモリチップCH#0~CH#nの信号伝搬時間(信号のフライトタイム)の相違を解消するために、メモリチップCH#0~CH#nの数をできるだけ少なくして、データバスDTBSの長さを短くすることが考えられる。しかしながら、この場合、メモリシステムに含まれるメモリチップの数が制限され、大記憶容量のメモリシステムを構築することができなくなる。

【0011】メモリチップCH#0~CH#nのデータ 読出時におけるデータのフライトタイムを等しくすることにより、メモリチップCH#0~CH#nのコマンド に対する応答を等しくすることを考える。この場合、メ モリチップCH#0のレイテンシを長くし、メモリチップCH#nのレイテンシを短くすることが必要となる。 ここで、レイテンシは、リードコマンドが与えられてか ら、有効データがデータバスDTBSに出力されるに要 するクロックサイクル数を示す。したがって、この場合 においては、メモリコントローラMCに近いメモリチップは必要以上に、レイテンシを長くする必要があり、メ モリコントローラMCに近いメモリチップの性能を低下 させるという問題が生じる。

【0012】また、双方向データバスDTBSを介して 読出データQおよび書込データDを伝達する場合、読出 データQがメモリコントローラMCに到達した後に、書 込データDを双方向データバスDTBSへ伝達する必要 がある。したがって、このデータバスDTBSの長さが 長く、最遠方のメモリチップCH#nからのデータ読出 を行なう場合、この読出データがメモリコントローラM Cに到達した後でないと、書込データをデータバスDT 05 BSへ送出することができなくなる。これにより、デー タバスDTBSの利用効率が低下し、高速動作するメモ リシステムを構築することができなくなる。またデータ 書込時においても、最遠方のメモリチップCH#nに書 込データが到達する時間を考慮して、この書込データと 10 衝突しないようにデータ読出を行なう必要があり、同 様、データバスDTBSの利用効率が低下する。

【0013】それゆえ、この発明の目的は、データバスの使用効率が大幅に改善されるメモリシステムを提供することである。

15 【0014】この発明の他の目的は、メモリチップの実力を不必要に低下させることなく効率的にデータの転送を行なうことのできるメモリシステムを提供することである。

【0015】この発明のさらに他の目的は、コントロー 20 ラとメモリチップとの間の距離にかかわらず、正確にデータを含む信号の送受をメモリチップとコントローラと の間で行なうことのできるメモリシステムを提供することである。

[0016]

25 【課題を解決するための手段】請求項1に係るメモリシステムは、第1のポートとこの第1のポートと対向して配置される第2のポートとの間に配置されかつこれら第1および第2のポートに結合され、データを含む信号を第1のポートから第2のポートに向かう方向に沿って一30 方方向に伝達する第1の信号バスと、この第1の信号バスに互いに並列に結合され、第1の信号バスと信号の授受を行なう複数の第1の個別メモリ素子を備える。

【0017】請求項2に係るメモリシステムは、請求項1の第1のポートが、送信機能を有する送信部からの信35号を受ける入力端子を含み、第2のポートが、受信機能を有する受信部に結合され、第1の信号バスからの信号をその受信部に伝達するための出力端子を含む。

【0018】請求項3に係るメモリシステムは、請求項1の第1の信号バスが、第1のポートから与えられるクロック信号を伝達するクロック信号線を含み、複数の第1の個別メモリ素子が、このクロック信号に同期して動作する。

【0019】請求項4に係るメモリシステムは、請求項1の第1の信号バスが、実行すべき動作を指定するコマンドを少なくとも伝達するためのコマンドバスと、このコマンドバスとは別に設けられ、データを伝達するためのデータバスと、コマンドの取込タイミングを与えるコマンドクロック信号を伝達するコマンドクロック信号線と、このコマンドクロック信号線と別に設けられ、データの取込タイミングを与えるデータクロック信号を伝達

するデータクロック信号線とを含む。

【0020】請求項5に係るメモリシステムは、請求項1の第1のポートが、外部装置からの信号を受ける入力端子と、この入力端子に結合され、入力端子を介して与えられる信号に従って第1の信号バスへ信号を出力する送信ユニットとを備え、第2のポートが、外部装置に結合される出力端子と、第1の信号バスに結合され、第1の信号バス上の信号を受け、該受けた信号に従って出力端子を駆動して外部装置へ該受けた信号に対応する信号を伝達する受信ユニットとを含む。

【0021】請求項6に係るメモリシステムは、請求項1の複数の第1の個別メモリ素子が、同一ベース基板上に配置される。

【0022】請求項7に係るメモリシステムは、請求項1の複数の第1の個別メモリ素子がモジュールに一体的に形成され、このモジュールが、第1および第2のポートが順次接続されるように複数個カスケード接続される。

【0023】請求項8に係るメモリシステムは、請求項 1のメモリシステムが、さらに、第1の表面とこの第1 の表面とは反対側の第2の表面とを有し、かつ第1の表 面に第1および第2のポート、第1の信号バスならびに 複数の第1の個別素子が配置されるベース基板と、この ベース基板の第2の表面に配置される複数の第2の個別 メモリ索子と、第2の表面に配置されかつ第2のポート とベース基板を貫通する貫通孔を介して結合される第3 のポートと、この第3のポートと対向してベース基板の 第2の表面に配置される第4のポートと、第3および第 4のポートの間に複数の第2の個別メモリ素子に共通に 配置され、第3のポートから第4のポートへ向かって信 号を伝達する第2の信号バスをさらに備える。第2のポ ートは、第1の信号バスに結合する第1の信号線ノード を含み、第3のポートは、この第1の信号線ノードに貫 通孔を介して接続される第2の信号線ノードを含む。第 1および第2の信号バスは、これら第2および第3のポ ートの貫通孔を介して相互接続される。

【0024】請求項9に係るメモリシステムは、請求項8の第1のポートが、外部装置からの信号を受けるための入力端子と、この入力端子に結合され、入力端子から与えられる信号に従って第1の信号バスを駆動する送信ユニットとを含む。第4のポートが、第2の信号バスからの信号を受け、該受けた信号に相当する信号を出力する受信ユニットと、この受信ユニットに結合されかつ外部装置に結合されてこの受信ユニットからの信号を外部装置へ伝達するための出力端子とを含む。

【0025】請求項10に係るメモリシステムは、請求項8の第1のポートが、外部装置に結合される端子と、この端子に結合され、端子からの信号を受け、該受けた信号に従って第1の信号バスを駆動する送信ユニットと、ベース基板を貫通する貫通孔を介して第4のポート

に結合され、第4のポートを介して第2の信号バスから の信号を受け、該受けた信号に従って端子を駆動する受 信ユニットを含む制御ユニットを含む。第4のポート は、この第2の信号バスに接続しかつ貫通孔を介して受 05 信ユニットに結合する信号線ノードを含む。

【0026】請求項11に係るメモリシステムは、ベース基板の第1の表面に配置される複数の個別メモリ素子と、このベース基板の第1の表面およびこの第1の表面と対向する第2の表面に電気的に連続して配設されかつ複数の個別メモリ素子が共通に結合される配線と、この配線を介して複数の第1の個別メモリ素子と配線を介して信号の送信および受信を行なう制御ユニットを備える。この配線の一方方向において、制御ユニットから個別メモリ素子までの配線長と、該個別メモリ素子から制御ユニットに至る配線長との和が、複数の個別メモリ素子について実質的に同じである。

【0027】請求項12に係るメモリシステムは、請求項11の制御ユニットが、配線の一方端においてベース 20 基板の第1の表面に配設され、複数の個別メモリ素子へ信号を送信する送信ユニットと、ベース基板の第2の表面にこの配線の他方端に配設され、配線を介して伝達される信号を受信する受信ユニットとを備える。

【0028】請求項13に係るメモリシステムは、請求 25 項11の制御ユニットが、ベース基板の第1の表面に配 置され、配線を介して複数の個別メモリ素子に信号を送 信する送信ユニットと、この配線を介して伝達される信 号を受信する受信ユニット両者を含む。

【0029】請求項14に係るメモリシステムは、請求 30 項11の制御ユニットが、ベース基板の第1の表面においてベース基板の一方端部に配置され、配線と信号の送受を行なう第1の制御ユニットと、ベース基板の第2の表面においてベース基板の一方端部に配置され、この配線と信号の送受を行なう第2の制御ユニットとを備え 35 る。

【0030】請求項15に係るメモリシステムは、請求項11のメモリシステムが、さらに、制御ユニットに隣接して外部装置と制御ユニットとの信号の送信および受信を行なうためのポートを備える。

40 【0031】請求項16に係るメモリシステムは、請求項11の制御ユニットが、ベース基板の第1の表面の第1の端部に配置され、少なくとも送信機能を有するメモリ制御回路を含む。第1および第2の表面に配設される配線は、このベース基板の第1の端部と対向する第2の45 端部において形成されるベース基板を貫通する貫通孔を介して相互接続される。

【0032】請求項17に係るメモリシステムは、請求項16のメモリ制御回路が、配線からの信号を受信するための受信部をさらに備える。この受信部は、ベース基 50 板の第1の端部に近接して形成されるこのベース基板を 貫通する貫通孔を介して第2の表面に配設された配線に 結合される。

【0033】請求項18に係るメモリシステムは、請求項1の第1の信号バスが、複数の第1の個別メモリ素子の動作サイクルを規定するクロック信号を伝達するクロック信号線と、動作モードを指定するコマンドを伝達するコマンドバスと、クロック信号線と別に設けられ、少なくともこのコマンド信号の取込タイミングを与えるストローブクロック信号を伝達するストローブクロック信号線とを含む。

【0034】請求項19に係るメモリシステムは、請求項18の第1の信号パスが、外部装置からの信号を第1のポートを介して一方端に受けて複数の第1の個別メモリ素子へ伝達し、かつ他方端が終端抵抗に結合されて、外部装置から分離される信号線を含む。

【0035】請求項20に係るメモリシステムは、請求項1の第1の信号バスが、データを伝達するためのデータ線と、動作モードを指示するコマンドを伝達するためのコマンド線と、これら複数の第1の個別メモリ素子の動作サイクルを規定するクロック信号を伝達するクロック信号線とを含む。

【0036】この請求項20に係るメモリシステムは、さらに、第1および第2のポートを介して信号を送受するコントローラをさらに備える。このコントローラは、コマンド線を介して返送されるデータ出力を指示するデータ出力コマンド検出回路からのデータ出力コマンド検出回路からのデータ出力コマンド検出指示に応答して、クロック信号のデータ出力レイテンシサイクル期間経過、データ線を介して与えられるデータを取込むデータ入力回路を備える。

【0037】請求項21に係るメモリシステムは、請求項1の第1の信号バスが、クロック信号線と、複数の第1の個別メモリ素子からの出力データを伝達するためのデータ線と、コマンド印加指示信号を伝達するためのコントロール信号線とを含む。このメモリシステムは、さらに、第1および第2のポートを介して信号の送信および受信を行なうコントローラを含む。このコントローラは、コントロール信号線を介して返送されるコマンド印加指示信号を検出する検出回路と、この検出回路からの検出指示信号に応答して、クロック信号のレイテンシサイクル期間経過、データ線のデータを取込む入力回路を含む。

【0038】請求項22に係るメモリシステムは、請求項1のシステムにおいて、コントローラが、データ転送を要求するコマンド送出後、所定のレイテンシサイクル経過後データ線のデータを取込む回路をさらに備える。

【0039】請求項23に係るメモリシステムは、請求項20-22のコントローラが、複数の個別メモリ素子各々のレイテンシに対する遅延量を觀整する回路をさらに含む。

【0040】請求項24に係るメモリシステムは、請求項18の複数の第1の個別メモリ素子の各々が、ストロープクロック信号を遅延して出力するその遅延量が変更可能な可変遅延回路と、この可変遅延回路の出力信号に 応答して、第1の信号バスを介して伝達された信号を取込む入力回路を含む。

【0041】請求項25に係るメモリシステムは、請求項24のコマンド入力回路が、基準電圧と第1の信号バス上の入力信号とを比較し、該比較結果に従って内部信10号を生成する入力バッファ回路を含む。可変遅延回路の遅延量は、この基準電圧に対する入力信号の論理判定レベルに対するマージンが大きくなるように設定される。【0042】請求項26に係るメモリシステムは、請求項25のマージンが、基準電圧レベルを変化させて測定15 された結果に基づいて決定される。

【0043】請求項27に係るメモリシステムは、請求項24のメモリシステムの第1の信号バスが、アドレスバスとデータバスをさらに備える。可変遅延回路は、コマンドバス、アドレスバスおよびデータバスそれぞれの20入力回路に対し別々に設けられる。

【0044】データを含む信号を、一方方向に沿って伝達することにより、各個別メモリ素子に対する信号のフライトタイムがすべて同じとなり、高速アクセスを実現することができる。また、メモリ素子の位置に応じてレイテンシを変更する必要がなく、初期設定手順が簡略化されまた、メモリ素子を最大能力で動作させることができる。

【0045】また、信号およびデータを伝達する配線を、ベース基板の両面に配設することにより、送受信ユ30 ニットをこのベース基板の一方側端部に配設することができ、外部装置との接続が容易となる。

## [0046]

【発明の実施の形態】 [実施の形態1] 図1は、この発明の実施の形態1に従うメモリシステムの構成を概略的 1 に示す図である。図1において、各々、クロック信号に同期して動作する複数のメモリ素子1a-1nが並列に配置される。これらのメモリ素子1a-1nの各々は、チップ単体であってもよくまた複数のメモリチップを有するメモリモジュールであってもよい(メモリモジュール内の遅延時間が無視できる場合)。

【0047】これらのメモリ素子1a~1nに共通に、動作サイクルを規定するクロック信号CLKを伝達するクロック信号RLKを伝達するクロック信号線3、コマンドCMDを伝達するコマンドバス2、およびデータDQを伝達するデータバス4が配置される。コマンドバス2は、また、アドレス信号を伝達する。これらのクロック信号線3、コマンドバス2およびデータバス4の両端に、送信ユニット5および受信ユニット6が配置される。これらの送信ユニット5および受信ユニット6は、図56に示すメモリコントローラ MCの送信機能および受信機能をそれぞれ有する。

【0048】送信ユニット5は、クロックドライバ7か らのクロック信号CLKに同期して、コマンドCMDお よびアドレスをコマンドパス2上に伝達し、かつクロッ ク信号 CLKをクロック信号線 3上に伝達する。この送 信ユニット5は、またデータバス4上に書込データDQ を伝達する。受信ユニット6は、クロック信号線3を介 して与えられるクロック信号CLK、コマンドバス2を 介して与えられるコマンド/アドレス、およびデータバ ス4を介して与えられるデータDQを受ける。これらの コマンドバス2、クロック信号線3およびデータバス4 は、したがって送信ユニット5から受信ユニット6へ向 かって一方方向に沿って信号を伝達する。メモリ素子1 a~1nそれぞれについて、送信ユニット5に対する距 離と受信ユニット6に対する距離の和が等しくなる。し たがって、以下に詳細に説明するように、コマンド、ア ドレスおよびデータとクロック信号CLKのスキューを 解消することができる。これは、各メモリ素子1 a~1 nについては、データ書込時の信号のフライト時間は同 じであり、またデータ読出時においても、コマンド/ア ドレスが伝達される時間と読出データが受信ユニットへ 伝達される時間の和が等しくなるためである。

【0049】図2(A)は、メモリ素子1a~1nに対するデータ読出時の信号のフライトタイムを概略的に示す図である。図2(A)においては、メモリ素子1a~1nは、すべて同じコラムレイテンシ(リードレイテンシ)CLを有している。図2(A)において、メモリ素子1a~1nへは、送信ユニット5から、時間Ta1経過後コマンドCMDおよびアドレスが到達する。メモリ索子1aは、このクロック信号CLKに同期して取込んだコマンドCMDおよびアドレスに従ってメモリセル選択動作を行ない、コラムレイテンシCL経過後有効データをデータバス4上に伝達する。このデータバス4上のデータDQは、時間Tb1経過後、受信ユニット6に伝達される。

【0050】一方、メモリ素子1nにおいては、送信ユニット5からのコマンドCMDおよびアドレスは、時間 Tan経過後に到達する。このクロック信号CLKに同期して取込んだコマンドCMDおよびアドレスに従ってメモリ素子1nがメモリセル選択動作を行なってコラムレイテンシCL経過後データをデータバス4上に出力する。このメモリ素子1nからのデータDQは、時間Tbn経過後受信ユニット6に到達する。送信ユニット5と受信ユニット6の間の距離は、一定である。すなわち、データ読出時、次式が成立する。

# [0051]

Tal+Tbl+CL=Tan+Tbn+CL したがって、コラムレイテンシCLがメモリ素子la~ lnすべてについて同じであるため、コマンドがメモリ 素子に到達するのに要する時間と、このリードコマンド に従ってデータを読出し、読出データが受信ユニットに

到達するまでに要する時間の和は、すべてのメモリ素子 1 a~1 nについて同じである (Ta+Tb=一定)。 【0052】したがって、コラムレイテンシCLを、メモリ素子1 a~1 nの実力に応じた最小値に設定して 05 も、これらのメモリ素子1 a~1 nは、送信ユニット5から出力されたコマンドに対し同じ応答特性を持って受信ユニット6に読出データを伝達することができる。 【0053】コマンドおよびアドレスおよびクロック信号は、伝達するコマンドバス2とクロック信号線3を介して同一方向に伝達されており、これらの間にスキュー

10 して同一方向に伝達されており、これらの間にスキューは生じない。また読出データとクロック信号CLKも同一方向に伝達されており、受信ユニット6到達時においてこれらのスキューは生じない。したがって、すべてのメモリ素子1a~1nは同じ状態に初期設定することが15 でき、煩雑な初期設定をする必要がなく、メモリシステム立上げ時の手順が簡略化される。また、受信ユニット6においては、コマンドCMDが到達した場合、メモリ素子1a~1nのコラムレイテンシCL経過後、データバス4を介してリードデータが伝達されるため、有効デ20 一タを容易にサンプリングすることができる。

【0054】図2(B)は、データ書込時の各信号のフライトタイムを概略的に示す図である。図2(B)に示すように、データ書込時においては、送信ユニット5から、クロック信号CLK、コマンドCMDおよびアドレスおよび書込データDQが同一方向に伝達される。したがって対象となるメモリ素子へは同一タイミングでクロック信号CLK、コマンドCMD,アドレスおよび書込データDQが到達するため、メモリ素子は正確に、クロック信号に応答して書込データを取込むことができる

【0055】[変更例1]図3は、この発明の実施の形態1の変更例1の構成を概略的に示す図である。この図3に示す構成においては、送信ユニット5 a と受信ユニ35 ット6 a の間に、さらに、データのストローブ用のクロック信号DCLK(またはQS)を伝達するストローブクロック信号線7が配設される。このストローブクロック信号線7は、メモリ素子1 a ~1 n に対するデータ書込時においては、メモリ素子1 a ~1 n に対するデータ書込タイミングを与える。データ読出時においては、メモリ素子1 a~1 n に対するデータ書込タイミングを与える。データ読出時においては、メモリ素子1 a~1 n に対するデータをサンプリングするタイミングを与えるクロック信号(QS)をストローブクロック信号線7上に伝達する。

【0056】一方、コマンドCMDおよびアドレスを伝達するコマンドバス2に対しては、コマンドおよびアドレスを取込むタイミングを与えるコマンドクロック信号CCLKがクロック信号線3aを介して伝達される。このコマンドクロック信号線3aも、送信ユニット5aか

ため)。

ら受信ユニット 6 a に延在して配置され、またメモリ索子 1 a  $\sim$  1 n に共通に結合される。コマンドクロック信号 CCLK は、また、メモリ素子 1 a  $\sim$  1 n の動作サイクルを規定する。

【0057】この図3に示す構成においては、メモリ素 子1a~1nは、たとえばDDRDRAMまたはSLD RAMである。コマンドおよびアドレスを取込むための クロック信号CCLKと別に、ストローブクロック信号 線7を用いてデータストローブ用のクロック信号DCL Kを伝達する構成としても、これらのデータバス4およ びストローブクロック信号線7の長さが同じでありかつ 同一方向に信号を伝達しており、またコマンドクロック 信号線3aとコマンドバス2の長さは同じでありかつ同 一方向に信号を伝達しており、先の図1に示す構成と同 様の効果を得ることができる。この場合、さらに、デー タストローブ用のクロック信号線7はデータバス4と近 接して配置されており、この配線抵抗および寄生容量に 起因するデータDQとクロック信号DCLKのスキュー をより小さくすることができ、より正確なデータサンプ リングを行なうことができる。図4は、この発明の実施 の形態1に従うメモリシステムを用いたデータ処理シス テムの構成の一例を概略的に示す図である。図4におい ては、送信ユニット5と受信ユニット6の間にメモリユ ニット10が配置される。このメモリユニット10は、 先の図1および図3に示すメモリ素子1a~1n、クロ ック信号線3 (3a)、コマンドバス2、データバス4 を含む。このメモリユニット10が1つの単位としてモ ジュール化されてもよい (メモリユニット10、送信ユ ニット5、および受信ユニット6が、別々のデバイスで 構成される)。

【0058】これらの送信ユニット5および受信ユニッ ト6は、システムデータバス11およびコントロールバ ス12を介してプロセッサ10に結合される。プロセッ サ10は、データ書込時には、コントロールバス12を 介して書込命令を与え、送信ユニット5ヘシステムデー タバス11を介して書込データを伝達する。送信ユニッ ト5は、このプロセッサ10からのデータ書込要求を受 けたとき、バスメモリユニット10におけるバスの使用 状況を検出し、その検出結果に従ってプロセッサ10 に、データ受付の了解または不了解を示す信号を出力す る。メモリユニット10のデータバスに空きがあり、デ ータ送信を行なうことができる場合には、送信ユニット 5が、このコントロールバス12を介してプロセッサ1 0へ了解信号を与え、プロセッサ10が、データをアド レスとともに送信ユニット5へ、このシステムデータバ ス11を介して伝達する。

【0059】 一方データ読込時においては、プロセッサ 10は、受信ユニット6から、データ送信要求を受け、 システムデータバス11に空きがあるときには、このプロセッサ10は受信ユニット6に対しデータ受信了解を コントロールバス12を介して送出する。システムデータバス11においては、プロセッサ10から送信ユニット5へデータが伝達され、受信ユニット6からはプロセッサ10へデータが伝達される。このシステムデータバ05 ス11に他の制御装置が接続されていてもよく、またこのシステム専用のデータバスであってもよい。

【0060】この送信ユニット5および受信ユニット6とプロセッサ10の間で、いわゆるハンドシェイク態様(リクエスト/アクノリッジ信号の送受)を行なうこと10により、メモリユニット10におけるデータバスの状況に応じて、正確にデータの転送を行なうことができる。この構成は、単に、従来のメモリコントローラMCがプロセッサ13との間のデータ転送時に行なう動作を送信ユニット5および受信ユニット6がそれぞれ受持っている構成と等価である。

【0061】図5は、図4に示す受信ユニット6の構成 を概略的に示す図である。図5において、受信ユニット 6は、クロック信号CLK (CCLK) を受けて内部ク ロック信号を生成するクロックバッファ6aと、クロッ 20 クバッファ 6 a からの内部クロック信号に同期して動作 し、コマンドCMDがデータ読出を示すリードコマンド であるか否かを検出するコマンド検出回路6bと、クロ ックバッファ6aからの内部クロック信号に同期して動 作し、コマンド検出回路6bからのリードコマンド検出 25 指示信号に応答して起動され、所定のレイテンシ期間 (クロック信号 CLKのリードコマンドが与えられてか ら有効データが出力されるのに必要とされる期間)をカ ウントするレイテンシ制御回路6 cと、レイテンシ制御 回路6cの制御の下に起動され、データバスを介して与 30 えられるデータDQを取込むデータ入力回路6bと、コ マンド検出回路6bからのリードコマンド検出信号に応 答して、コントロールバス12を介して、プロセッサ1 0と信号の転送の要否を問い、レイテンシ期間経過後、 データ転送許可がコントロールバス12を介して与えら 35 れたとき、転送回路6fを介してデータ入力回路6aに 与えられたデータを順次システムデータバス11を介し て転送する転送制御回路6eを含む。

【0062】この図5に示す受信ユニットの構成においては、クロックバッファ6aおよびコマンド検出回路640bに、送信ユニットからのクロック信号CLKおよびコマンドCMDが同じタイミングで与えられる(転送経路の長さは同じ)。レイテンシ制御回路6cは、メモリ素子1a~1nに設定されたコラムレイテンシCL情報を格納し、リードコマンド検出時、このコラムレイテンシ格納し、リードコマンド検出時、このコラムレイテンシト位置後データ入力回路6dを活性化する。データ入方回路6dは、このレイテンシ制御回路6cまたはクロックバッファ6aから与えられる内部クロック信号に同期して、このデータDQを取込む。転送回路6fは、データ入力回路6bからのデータを順次取込む。転送制御回路6cからの転送制御指示信号に従って、この転送回回路6cからの転送制御指示信号に従って、この転送回

路6 f が、システムデータバス11を介してプロセッサ 10に読出されたデータを伝達する。ストローブクロック信号QSが用いられるとき、レイテンシ制御は不要である。このストローブクロック信号QSに従ってデータ入力回路6 d がデータを取込む。

【0063】図6は、図4に示す送信ユニット5の構成 を概略的に示す図である。図6において、送信ユニット 5は、プロセッサからコントロールバス12を介して与 えられる命令をデコードする命令デコーダ5aと、この 命令デコーダ5aからのデータストア命令に従ってデー タ書込のためのコマンドを生成するコマンド生成回路5 bと、命令デコーダ5aからのストア命令指示に応答し て、コントロールバス12を介してプロセッサ10とデ ータの転送を調整し、データ受入れ可能なとき、システ ムバス11へのデータ転送を許可する転送制御回路5 c と、この転送制御回路5 cの制御の下に、システムバス 11を介して与えられるデータを取込むデータ入力回路 5 dと、転送制御回路5 cの制御の下に、このデータ入 カ回路5dにより取込まれたデータを、書込データDQ として転送する転送回路5 eを含む。コマンド生成回路 5 bは、また、転送制御回路 5 cの制御の下に、生成し たコマンドСМDをクロック信号СLKとともに送出す る。

【0064】命令デコーダ5&ヘコントロールバス12を介して与えられる命令は、たとえばキャッシュミス時にキャッシュコントローラから生成されるストア命令またはロード命令などの、メモリユニット10へのアクセスを示す命令を含む。転送制御回路5cは、このようなメモリユニットへのアクセスを指示する命令が与えられると、メモリユニット10へのアクセス状況をモニタし、そのモニタ結果に基づいて、プロセッサ10との間で、ハンドシェイク態様でデータ転送を制御する。

【0065】コマンド生成回路5 bは、この命令デコーダ5 aによりデコードされた命令に従って、この命令を実行するために必要なコマンドを生成する。たとえば、データアクセス指示を受けたときには、メモリユニットのメモリアレイを活性状態へ駆動するアクティブコマンド、およびデータの書込または読出を示すコマンドおなびデータアクセス終了を示すプリチャージコマンドなどを生成する。この命令デコーダ5 aへは、またコントロールバス12を介してアドレス情報が与えられ、コマンド生成回路5 bは、また命令デコーダ5 aに与えられる命令に含まれるアドレス情報に基づいて、メモリユニット10に対するアドレスを生成する。

【0066】転送制御回路5cは、メモリユニット10へのアクセスが可能なときに、このユマンド生成回路5bおよび転送回路5eを所定のタイミングで活性化し、データの書込を実行する。

【0067】このコマンド生成回路 5 6 5 生成するコマンドの形態は、このメモリユニットに含まれるメモリ素

子1a~1nの種類に応じてパケット形態(SLDRA M、ダイレクトDRAM)、または通常の1クロックサイクルに1つの命令を指示するコマンドが生成される形態いずれでもよい。それらは、用いられるメモリ素子の5種類に応じて適当に定められる。データストローブクロック信号CCLKが用いられる場合、転送回路5eは、このデータストローブクロック信号を伝達する。

【0068】この送信ユニット5において、リード/ライト動作に必要なコマンドを生成してメモリユニット1 10 0へ与え、データ書込時においては、また転送回路5eから書込データを転送する。データ読出時においては、転送回路5bは出力ハイインピーダンス状態にあり、受信ユニット6の入力回路がデータを取込む。

【0069】なお、命令デコーダ5aへは、コントロー 15 ルバス12を介して命令が与えられている。しかしなが ら、命令バスおよびアドレスバスが、このコントロール バス12と別に設けられていてもよい。

【0070】以上のように、この発明の実施の形態1に 従えば、複数のメモリ素子を並列に接続し、一方方向に 20 沿ってクロック信号、コマンド、アドレスおよびデータ を転送するように構成しているため、これらのメモリ素 子におけるアクセス時間はすべて同じとなり、メモリ素 子の最大の性能でデータアクセスを行なうことができ る。また、データ、コマンドおよびアドレス、およびク ロック信号は同一方向に転送されており、これらのクロ ック、コマンドおよびアドレスならびにデータ間のスキ ューが生じず、正確なデータアクセスを行なうことがで きる。

【0071】[実施の形態2]図7は、この発明の実施 の形態2に従うメモリシステムの構成を概略的に示す図である。図7において、このメモリシステムは、ベース 基板20の第1の表面21a上に配置される複数のメモリチップCHと、このベース基板20の第2の表面21 bに配列される複数のメモリチップCHを含む。ベース 35 基板20は、メモリモジュール形成時におけるマウント 基板または、ボードレベルの実装時におけるプリント回路基板のいずれであってもよい。メモリチップCHは、フリップチップまたはパッケージ実装デバイスいずれでもよい。

40 【0072】ベース基板20の第1の表面21aには、外部とのインターフェイスを取るための第1のポート22が配置され、この第1のポート22の配置位置と対向する位置に第2のポート23が配置される。これらの第1のポート22と第2のポート23の間にメモリチップCHおよび第2のポート23が、配線26aおよび26bを介して結合される。これらの配線26aおよび26bは、先の実施の形態1におけるクロック信号を伝達するクロック信号線、コマンドおよびアドレスを伝達するクロック信号線、コマンドおよびアドレスを伝達するフェックにデータを伝達するデータバ

スを含む。これらの配線26aおよび26bは、第1のポート22から第2のポート23へ向かって、クロック信号、コマンド、アドレス、およびデータを伝達する。メモリチップCHは、この配線26aおよび26bに共通に結合され、先の実施の形態1と同様の動作を行なう。

【0073】ベース基板20の第2の表面21bにおいても、同様、第2のポート23と電気的に結合される第3のポート24と、外部装置との間でのインターフェイスを取るための第4のポート25が設けられる。これらの第3のポート24および第4のポート25が第2の表面21bにおいて対向して配置され、メモリチップCHが、これらの第3のポート24および第4のポート25に配線27aおよび27bを介して結合される。配線26aおよび26bと同様、これらの配線27aおよび27bは、第3のポート24から第4のポート25へ向かって、信号を伝達する。

【0074】第1のポート22は、外部装置との接続を取るための端子22aと、この端子22aを介して外部装置(たとえばプロセッサ)を介して与えられる信号に従って、必要な信号を配線26aおよび26b上に伝達する送信ユニット22bを含む。第2のポート23は、このベース基板20の第1の表面21aに形成される貫通孔(ピアホール)を含む。第3のポート24は、このベース基板20の第2の表面21bに形成される貫通孔24aを含む。この貫通孔23aおよび24aは、ベース基板20を貫通するように形成され、第2のポート23および第3のポート24に形成される貫通孔23aおよび34bを介して第1の表面21aに形成された配線26aおよび26bと第2の表面21bに形成された配線27aおよび27bが電気的に接続される。貫通孔23aおよび24aは、同じ貫通孔を示す。

【0075】第4のポート25は、配線27aおよび27bを介して与えられる信号を受けて外部装置へ伝達する信号を生成する受信ユニット25bと、この受信ユニット25bからの信号を受けて外部装置へ伝達するための端子25aを含む。

【0076】信号は、図7において破線で示すように、ベース基板20の第1の表面21aにおいては、第1のポート22から第2のポート23へ向かって流れ、次いで貫通孔23aおよび24aを介して第2の表面21bに伝達され、次いで第3のポート24から第4のポート25へ向かって流れる。したがって、配線26a、26b、27aおよび27bは、信号を一方方向に伝達しているだけであり、先の実施の形態1と同様、メモリチップCHそれぞれにおいて信号のスキューを生じることなく、また各メモリチップCHに対する応答時間はすべて等しくすることができる。これは、先の実施の形態1と同様、メモリチップCHすべてについて、送信ユニット22bからの距離と受信ユニット25bに至るまでの距

離の和がすべて同じとなるためである。

【0077】また、このベース基板20の両表面に、メモリチップCHを配置し、かつ配線26aおよび26b および27aおよび27bを配置することにより、メモ05 リチップCHを、ベース基板面積を増加させることなく高密度に配置することができる。

【0078】さらに、ベース基板20の一方側端部に外部とのインターフェイスを取るための第1のポート22 および第4のポート25を配置することにより、このベ10 一ス基板20の一方側において外部装置とのコンタクトを取るための配線を配置することができ、システムのレイアウトが容易となる。また、ベース基板20がモジュールの基板またはスロットのような回路基板の場合、ベース基板20の一方側端部で外部装置との電気的コンタクトを取るためのソケットを配置することができる。

【0079】なお、この図7に示す配置において、メモリチップCHは、そのベース基板20の第1の表面21 aおよび第2の表面21bの一方側においてのみ設けられてもよい。配線は、第1および第2の表面21aおよび21bに連続的に配設されており、メモリチップCHに対する信号のフライトタイムが同じとなればよい。

【0080】[変更例1]図8は、この発明の実施の形態2の変更例1の構成を概略的に示す図である。図8に25 示す構成においては、第1のポート22は、外部とのインターフェイスを取るための端子22aと、この端子22aに接合され、外部装置と信号の送受を行なうメモリコントローラ22cと、第2の表面21bに到達する貫通孔22dを含む。メモリコントローラ22cの送信部には、配線26aおよび26bは、第1の表面21aに配設されたメモリチップCHに共通に結合され、第2のポート23へ向かって信号を伝達する。

【0081】第1のポート22に形成された貫通孔22 35 dは、第2の表面21bに配置された第4のポート25 に形成される貫通孔25cに連通する。貫通孔25cお よび22dを介して、第2の表面21bに配設される配 線27aおよび27bがメモリコントローラ22cに接 合される。他の構成は、図7に示す構成と同じであり、 40 対応する部分には同一参照番号を付す。

【0082】この図8に示す構成においては、送信機能および受信機能両方を含むメモリコントローラ22cが第1のポート22に設けられる。したがって、メモリコントローラ22cを、送信ユニットおよび受信ユニットないできる。この図8に示す配置においては、メモリコントローラ22cからの送信信号は、配線26aおよび26bを介して第1の表面21aに配置されたメモリチップCHへ伝達される。次いで、この配線26æおよび26b上に伝達された信号は、第2のポート23に含まれる貫通

孔23aを介して第2の表面21bに伝達され、この貫通孔23aが、第2の表面21bの第3のポート24に形成された貫通孔24aと連通しており、配線26aおよび26b上の信号は、第1のポート23および第3のポート24を介して第2の表面21bに配設された配線27aおよび27bに伝達される。配線27aおよび27b上の信号は、第2の表面21bに配設されたよび27b上の信号は、第2の表面21bに配設されたメモリチップCHへ伝達され、次いで第4のポート25に伝達された信号は、貫通孔22dを介してメモリコントローラ22cの受信部へ伝達は、一方方向であり、メモリチップCHそれぞれに対する信号のフライトタイムは同じとすることができる。

【0083】図9は、図8の第1および第4のポートの部分を拡大して示す図である。図9に示すように、メモリコントローラ22cの受信部は、貫通孔22dおよび25cを介して第2の表面21bに配置される配線27に接続される。メモリコントローラ22cからの信号は、第1の表面21a上の配線26(26a,26b)に伝達される。したがって、この場合においても、信号の伝播方向は一方方向であり、送信信号および受信信号の衝突を伴うことなくメモリチップCHと信号授受を行なうことができる。

【0084】この図8および図9に示す構成においては、信号送受用の端子を、ベース基板20の一方側に集中して配置することができ、外部装置との接続が容易となる。

【0085】[変更例2]図10は、この発明の実施の形態2の変更例2の構成を概略的に示す図である。図10に示す構成においては、メモリコントローラ22cから送出される信号は、貫通孔22dおよび25cを介してベース基板の第2の表面21bに配置された配線27へ伝達される。この配線27上に伝達された信号は、図示しない貫通孔を介して第1の表面21a上に配置された配線26上に伝達されて、メモリコントローラ22cに伝達される。この図10に示す配置においては、図8および図9に示す構成と信号の流れが逆方向となる。この場合においても、メモリチップそれぞれに対する信号のプライトタイムはすべて同じとなり、同様の効果を得ることができる。なお、図10に示す構成において、号の流れの方向を除いて、動作は、図8に示す構成と同じである。

【0086】なお、図8から図10に示す構成においても、メモリチップCHは、ベース基板20の一方側の表面においてのみ設けられてもよい。

【0087】 [変更例3] 図11は、この発明の実施の 形態2の変更例3の構成を概略的に示す図である。図1 1に示す構成において、第1のポート22においては、 送信および受信機能両者を含むメモリコントローラ22 cが配設され、また第4のポート25においても、送信機能および受信機能両者を含むメモリコントローラ25 dが配置される。これらのメモリコントローラ22cおよび25dは、ベース基板20の第1の表面21aおよび第2の表面21bに配設される配線26a、26b、27aおよび27bを介して相互接続される。

【0088】この図11に示す構成においては、メモリコントローラ22cからの信号は、配線26aおよび26b上へ伝達され、次いで、貫通孔23aおよび24a10を介して配線27aおよび27bに伝達され、次いでメモリコントローラ25cの受信部へ伝達される。一方、メモリコントローラ25dからの信号は、配線27aおよび27bへ伝達され、次いで貫通孔24aおよび23aを介して配線26aおよび26bに伝達される。次いて、この信号が、メモリコントローラ22cの受信部へ伝達される。

【0089】この図11に示すように、ベース基板20の第1の表面21aおよび第2の表面21bそれぞれに、通信機能(送受信機能)を有するメモリコントロー20 ラ22cおよび25dを配置することにより、マルチプロセッサシステムにおいてメモリチップCHを共有メモリとして利用することができる。

【0090】図12は、図11に示すメモリシステムを 利用する処理システムの構成を概略的に示す図である。 25 図12においては、メモリシステムとしてメモリコント

ローラ22 cおよび25 cを示し、また、メモリシステムにおける信号の流れの方向を示す。メモリチップは省略される。メモリコントローラ22 cおよび25 dは同一配線を介して通信を行なうが、図12においては、信30号の送受を明確にするため、配線を別配線として示す。

【0091】図12において、この処理システムは、バ

ス32aに結合されるプロセッサ30aと、バス32bに結合されるプロセッサ30bを含む。これらのバス32aおよび32bは、それぞれ、データ、制御信号、お35 よび命令を伝達する。メモリコントローラ22cは、バス32aの信号(命令、およびデータ)を受け、必要な信号(コマンド、アドレス、クロック信号および書込データ)を生成してメモリコントローラ25c方向に伝達する。メモリコントローラ25dは、読出されて伝達されたデータを、バス32a上に伝達する。また、メモリコントローラ25dは、読出されて伝達されたデータを、バス32a上に伝達する。また、メモリコントローラ25dは、読出されて伝達されたデータを、バス32a上に伝達する。また、メモリコントローラ25dは、バス32b上の信号を受け、必

れたデータを、バス32a上に伝達する。また、メモリコントローラ25dは、バス32b上の信号を受け、必要な信号を生成してメモリコントローラ22c方向に伝達する。メモリコントローラ22cは、与えられた信号をバス32b上に伝達する。

5 【0092】この図12に示す構成において、メモリコントローラ22cおよび25dは、それぞれプロセッサ30aおよび30bとそれぞれ、信号の授受を行なう。 メモリコントローラ22cおよび25dはそれぞれ、メモリエニットからの必要データの受信完了時、即座に、

50 信号をメモリユニット (メモリチップ) へ伝達すること

ができる (自身がデータの受信の完了をモニタすることができるため)。

【0093】したがって、たとえば、プロセッサ30aが通常のデータ処理用のプロセッサであり、プロセッサ30bが画像データ処理用のプロセッサなどの画像処理用途においても、高効率で、これらのプロセッサ30aおよび30bが、メモリシステムへアクセスすることができる。

【0094】なお、図12に示す構成において、バス32aおよび32bに代えて、共通バスが用いられてもよい。プロセッサ特定用の識別子またはアドレスをメモリコントローラ22cおよび25dに与えることで、共通バスシステムにおいても、正確に信号の送受信を行なうことができる。

【0095】以上のように、この発明の実施の形態2に従えば、ベース基板の両面に信号配線を、連続的に一方方向に信号を伝達するように配置しかつこのベース基板の少なくとも一方側表面にメモリチップを、配線に並列に接続しているため、メモリチップの配置位置にかかわらず信号のフライトタイムを同一とすることができ、高速アクセスが実現される。また、配線のいわゆる折返し構造により、外部装置とのインターフェイスをとる部分をベース基板の一方側に配設することができ、外部装置との接続が容易となる。また、メモリチップを両面に配置することにより、ベース基板面積を低減できる。

【0096】[実施の形態3]図13は、この発明の実 施の形態3に従うメモリシステムの構成を概略的に示す 図である。図13においては、メモリモジュールMM# 0~MM#3が直列に接続される。メモリモジュールM M#0~MM#3は、それぞれ、メモリチップCHを含 tr。これらのメモリモジュールMM#0~MM#3にお けるメモリチップCHの配置は、先の実施の形態1にお けるものと同じである。メモリモジュールMM#0~M M#3のそれぞれは、信号を入力するための第1のポー トに対応する入力ポート42aと、信号を出力するため の第2のポートに対応する出力ポート42bを含む。こ れらのメモリモジュールMM#0~MM#3において は、内部にはメモリコントローラが設けられておらず、 単にメモリチップCHのみが、バスに並列に接続され る。これらのメモリモジュールMM#0~MM#3に対 し、共通に、動作を制御するためのメモリコントローラ 35が設けられる。

【0097】メモリコントローラ35からの信号は、配線40aを介してメモリモジュールMM#0の入力ポート42aへ与えられる。メモリモジュールMM#0の出力ポート42bからの信号は、配線40bを介してメモリモジュールMM#1の入力ポート42aへ与えられる。メモリモジュールMM#1の出力ポート42bからの信号は、配線40cを介してメモリモジュールMM#2の入力ポート42aに与えられる。メモリモジュール

MM#2の出力ポート42bからの信号は、配線40dを介してメモリモジュールMM#3の入力ポート42a へ与えられる。メモリモジュールMM#3の出力ポート42bからの信号は配線40eを介してメモリコントロ05 ーラ35へ返送される。メモリモジュールMM#0~MM#3それぞれにおいて、メモリチップCHすべては、入力ポート42aから出力ポート42bに対する信号のフライト時間が同じである。したがって、配線40b、40c、および40dにより信号が一方方向に伝達され0よりチップCHに対する信号のフライトタイムをそれぞれ同じとすることができ、高速アクセスが実現される。入力ポート42aおよび出力ポート42bはピン端子と内部配線を含む。

15 【0098】また、メモリコントローラ35から出力される信号として、クロック信号CLK、コマンドCMDおよびデータDATを代表的に示す。メモリコントローラ35へ返送する必要のない信号、たとえばアドレス信号を伝達する信号線41は、終端抵抗Rにより終端される。この終端抵抗Rは、メモリコントローラ35の入力インピーダンスと、またはメモリモジュールの入力インピーダンスと等しくされる。これにより、メモリモジュールMM#0~MM#3のすべての入出力ポートの負荷条件を同じとし、信号の反射が生じるのを防止する。配25線40a~40eは、すべて、メモリモジュールMM#0~MM#3を介して連続的に延在して配設されているため、反射信号がメモリコントローラ35の送出部側へ返送されるのを防止する(図13参照)。

【0099】なお、ボード実装時において、メモリモジュールの数が予め定められており、メモリモジュールに対応して、ソケットが配置されていることがある。このソケットが予め設けられているような場合において、メモリモジュールの数を削減する場合、ダミーモジュールとして、このモジュールの空き領域に、配線を配設する(ソケット間を配線により接続する)。これにより、信号を一方方向に沿って伝達するという特徴を損なうことなく、メモリシステムの記憶容量を変更することができる。ここで、ダミーモジュールにおいて、ソケットなどによりインピーダンス不整合などが生じる可能性があるため、このダミーモジュールにおいて、インピーダンス整合をとるため、適当なインピーダンス整合用の抵抗を各配線に接続する。

【0100】以上のように、この発明の実施の形態3に 従えば、バスに並列に接続されるメモリチップを数個含 むメモリモジュールを、このバスが直列接続されるよう にカスケード(直列)接続しているため、メモリモジュ ールを用いるシステムにおいても、信号を一方方向に伝 達させることができ、各メモリチップに対する信号のフ ライトタイムを一定とすることができ、高速アクセスが 50 実現される。 【0101】 [実施の形態4] 図14は、図13に示すメモリシステムのデータ書込時における信号伝達状態を示す波形図である。メモリコントローラからは、メモリチップにおける信号受信精度を高くするために、相補クロック信号CLKおよび/CLKを伝達する。このメモリコントローラ35は、コマンド印加を示すチップセレクト信号/CSと、制御信号群であるコマンドCMD、データDAT、および相補ストローブクロック信号QSおよび/QSを伝達する。アドレス信号ADDも伝達されるが、図には示していない。メモリチップは、データ読出時においては、読出データに同期してストローブクロック信号QSおよび/QSを出力する。次に、この図14を参照して、データ書込時の信号伝達について説明する。

【0102】メモリコントローラ35においては、時刻 t Oに、データ書込を行なうメモリチップを選択状態へ 駆動するためのアクティブコマンドACTを出力する。 このアクティブコマンドACT印加時においては、クロ ック信号CLKの立上がりエッジにおいて、チップセレ クト信号/CSをLレベルの活性状態に設定し、次いで このクロック信号CLKの立上がりエッジおよび立下が りエッジに同期してコマンドCMDを出力する。コマン ドCMDについては、このクロック信号CLKの2サイ クルにわたって連続して出力される4つのコマンドビッ ト群により1つのアクティブコマンドACTが生成され る。図示しないが、このコマンドCMDと同時に、また アドレス信号が与えられる。コマンドCMDの各ビット 群のサンプリングタイミングを与えるために、クロック 信号CLKの立上がりおよび立下がりに同期して変化す るストローブクロック信号QSおよび/QSが出力され る。

【0103】この時刻t0においてメモリコントローラ35から出力されるアクティブコマンドACTは、配線40(40a~40d)を介してメモリモジュール間を伝達される。時刻t1において、このメモリシステム内のアドレス指定されたメモリチップにアクティブコマンドACTが伝達する。この選択メモリチップにおいては、チップセレクト信号/CSの立下がりエッジに応じて、有効コマンドが与えられたことを判定し、このアドレス信号に含まれるチップ特定信号に従って、与えられたコマンドCMDをストローブクロック信号QSおび/QSに従って取込む。この選択メモリチップ内において、アレイ活性化(メモリセル行の選択状態への駆動)が行なわれる。

【0104】メモリコントローラ35から出力された信号群は、配線40a-40eを介して再びメモリコントローラ35へ返送される。図14においては、時刻t2において、再びこのアクティブユマンドACTが返送された状態を示す。クロック信号CLK、/CLK、チップセレクト信号/CS、ユマンドCMD、およびストロ

ーブクロック信号QSおよび/QSは、すべて同一方向にわたって同一伝搬経路(配線長の誤差は無視する)にわたって伝達されている。したがって、メモリコントローラ35に返送された信号群においても、信号の位相が05 すべて揃っている。

【0105】時刻t3においてデータ書込を示すライトコマンドWRITEが出力される。このライトコマンドWRITEが出力される。このライトコマンドWRITEにおいても、クロック信号CLKの立上がりエッジで、チップセレクト信号/CSをLレベルにし、10 コマンドCMDを構成するピット群はクロック信号CLKの立上がりエッジおよび立下がりエッジに同期して連続して出力される。また、このコマンドCMDと同時に書込データDATおよびアドレス信号を出力する。これらのコマンドCMDおよび書込データDATおよびアドレス信号のストローブタイミングを与えるために、ストローブクロック信号QSおよび/QSが出力される。

【0106】時刻t4において、書込データDATが選択メモリチップに到達する。メモリチップにおいては、チップセレクト信号/CSの立下がりに従って、有効コマンドが与えられたと判定し、このコマンドCMDを取込む。この取込のために、相補のストローブクロック信号QSおよび/QSが与えられている。したがって、メモリチップにおいて、正確に、与えられた信号群を取込むために、クロック信号CLKの位相を調整するためのクロック再生回路を設ける必要がなく、内部構成を簡略化することができる。ただし、メモリチップ内部におけるストローブクロック信号のスキューが大きい場合には、この取込に対するマージンを回復するために、クロック再生回路が必要となる。

【0107】配線40a-40dにおいて、各信号線のインピーダンスが揃っていれば、各信号の位相が揃っているため、正確に、信号群をメモリチップ内において取込むことができる。したがって、信号伝搬経路に要求さ35<sup>\*</sup>れる仕様値に対するマージンを大きくとることができる。

【0108】このライトコマンドWRITEは、再び、メモリコントローラ35へ時刻t5において返送される。時刻t3から時刻t5までの間の期間Tは、配線400a-40eを介して信号群が伝達されるのに必要とされる時間である。この時間Tは、メモリチップすべてについて等しい(すべてのメモリチップについて信号伝搬経路は同じであるため)。

【0109】図15は、データ読出時の信号の伝搬状態を示す図である。このデータ読出時において、時刻t0において、クロック信号CLKの立上がりエッジにおいてデータ読出を指示するリードコマンドREADが出力される。リードコマンドREADの印如時においては、メモリコントローラは、コマンドCMDと同時に、コマンド活性化指示信号としてチップセレクト信号/CSを

活性化し、またクロック信号CLKに同期してストローブクロック信号QSおよび/QSを出力する。

【0110】時刻t1において、このメモリコントローラからの出力信号がアドレス指定されたメモリチップへ伝達される。選択メモリチップにおいては、このチップセレクト信号/CSの活性化に応答してコマンドが与えられたことを識別し、ストローブクロック信号QSおよび/QSの交差部をトリガとしてコマンドCMDおよびアドレス信号を取込む。

【0111】メモリコントローラから出力されたリードコマンドREADは、また配線を介してメモリコントローラへ時刻t2に伝達される。これは、データ書込時と同様である。メモリチップにおいては、内部で列選択動作が行なわれ(コマンドCMDと同時に与えられる列アドレス信号のデコード)、メモリセルデータの読出が行なわれる。

【0112】この内部のデータ読出に必要な期間すなわちリードレイテンシCLが経過すると、選択メモリチップは、クロック信号CLKの立上がりエッジおよび立下がりエッジに同期してデータを出力する。このとき、また選択メモリチップは、この読出データのストローブタイミングを与えるためのストローブクロック信号QSおよび/QSを出力する。

【0113】メモリチップから読出されたデータおよびストローブクロック信号QSおよび/QSが、時刻t4においてメモリコントローラに到達する。メモリコントローラは、この読出されたデータDATを、ストローブクロック信号QSおよび/QSの交差部をトリガ信号として取込み、内部処理を行なう。

【0114】データ読出時においては、リードコマンドREADがメモリコントローラから与えられてから、読出データDATがメモリコントローラに到達するまでには、時間TAが必要となる。リードレイテンシCLを、すべてのメモリチップにおいて同じとした場合、配線を信号が伝達する時間は、時間t1-t0+t4-t3である。この時間は、すべてのメモリチップにおいて同じであり、データ読出時においても、効率的に、データアクセスを行なうことができる。

【0115】ストローブクロック信号QSおよび/QSの交差部をトリガとしてメモリコントローラおよびメモリチップが、与えられた信号を取込むことにより、高精度に、信号の取込を行なうことができる。

【0116】メモリシステムの構成においては、選択メモリチップからのデータが読出される時刻も3がバースト長のデータ(図15においては、バースト長4)のデータが読出されるまで、ライトコマンドの発行が禁止される。メモリチップからバースト長のデータが読出された後に、ライトコマンドの発行が可能である。これは、配線(データバス)上での読出データと書込データとの衝突を防止するためである(最もメモリコントローラに

近いメモリチップからデータが読出されている最悪ケースを想定する)。

【0117】図16は、メモリコントローラ35の構成 を概略的に示す図である。図16において、メモリコン トローラ35は、図示しないプロセッサと信号の送受を 行なう送受信制御回路50と、送受信制御回路50の制 御の下に、コマンドCMDを生成して順次出力するCM D制御回路51と、送受信制御回路50の下にアドレス 信号ADDを生成して順次出力するADD制御回路52 10 と、送受信制御回路50から書込データを受けて順次出 力するDAT制御回路53と、CMD制御回路51の制 御の下に、ストローブクロックタイミング信号を生成す るQS制御回路54と、外部に設けられた発振器49か らのクロック信号SCLKを受けて内部クロック信号を 15 生成するクロックバッファ/ドライバ55と、クロック バッファ/ドライバ55からの内部クロック信号を受け てクロック信号 CLKを生成するクロックバッファ 5 8 aと、クロックバッファ/ドライバ55からの内部クロ ック信号をインバータ56aを介して受けて補のクロッ 20 ク信号/СLKを生成するクロックバッファ58bと、 クロックバッファ/ドライバ55からの内部クロック信 号とQS制御回路54の出力信号とに従ってストローブ クロック信号QSを生成するバッファ58cと、インバ ータ57aを介して与えられる内部クロック信号とQS 25 制御回路54の出力信号とに従って補のストローブクロ ック信号/QSを生成するバッファ58bと、クロック バッファ/ドライバ55からの内部クロック信号とCM D制御回路51からのコマンドとに従ってコマンドCM Dを出力するバッファ58e~58fと、クロックバッ 30 ファ/ドライバ55からの内部クロック信号とADD制 御回路52からのアドレス信号とに従ってアドレス信号 ADDを出力するバッファ58g~58hと、DAT制 御回路53からのデータビットとクロックバッファ/ド ライバ55からの内部クロック信号とに従って書込デー 35 タDATを出力するバッファ58i~58jを含む。

【0118】バッファ58a~58dは、クロックバッファ/ドライバ55からの内部クロック信号に同期して出力信号を変化させる。クロック信号CLKおよび/CLKのエッジにおいてコマンドCMD、アドレス信号A0DDおよび書込データDATの状態は確定する。

【0119】CMD制御回路51、ADD制御回路52、DAT制御回路53およびQS制御回路54は、図6に示すコマンド生成回路5bおよび転送回路5eに相当し、送受信制御回路50の制御の下に、コマンドCM5アドレス信号ADDおよびデータDATを順次出力する。バッファ58c-58jは、また、非活性化時、出力ハイインピーダンス状態に設定されてもよい。

【0120】メモリコントローラ35は、さらに、クロック信号CLKを受けるバッファ59aと、補のクロック信号/CLKを受けるバッファ59bと、ストローブ

クロック信号QSおよび/QSを受けるバッファ59c および59dと、コマンドCMDを受けるバッファ59 e-59fと、データDATを受けるバッファ59i-59jを含む。これらのバッファ59a-59jは、単 にバッファ処理する回路であればよく、入力信号の論理 レベルを判定するために基準電圧と比較する差動増幅型 の入力回路がこれらのバッファ58a-58jとして用 いられてもよい。メモリコントローラ35は、さらに、 バッファ59aおよび59bを介して与えられる内部ク ロック信号のエッジを検出するエッジ検出回路60と、 エッジ検出回路60からのエッジ情報に応答して、バッ ファ59e~59fを介して与えられるコマンドCMD がリードコマンドであるか否かを識別するREAD検出 回路61と、READ検出回路61のリードコマンド検 出指示に応答して活性化され、エッジ検出回路60のエ ッジ検出信号に対応してレイテンシ期間をカウントし、 レイテンシ期間-1クロックサイクル経過後バッファ5 9 c および 5 9 d から与えられるストローブクロック信 号QSおよび/QSを伝達するレイテンシ処理回路62 と、レイテンシ処理回路62の出力信号の活性化に応答 して活性化され、バッファ59i~59jからのデータ をレイテンシ処理回路62を介して与えられるストロー ブクロック信号QSおよび/QSに応答して取込むデー 夕取込回路63を含む。データ取込回路63により取込 まれたデータは送受信制御回路50へ与えられる。

【0121】この図16に示す構成においては、メモリ コントローラ35は、リードコマンドREADを検出す ると、レイテンシ期間経過後、データ取込回路63を活 性化して、データDATを取込む。リードコマンドが返 送されると、レイテンシ期間経過後、読出データが与え られる(図15参照)。したがって、メモリコントロー ラ35は、容易に、読出データを取込むことができる。 【0122】READ検出回路61は、4つのビット群 で構成されるコマンドCMDをデコードするデコード回 路で構成されればよい。レイテンシ処理回路62は、こ のリード検出回路61からのリードコマンド検出指示に 応答して活性化されて (レイテンシー1) クロックサイ クル期間をエッジ検出回路60からのエッジ検出信号に 応答してカウントするカウンタと、このカウンタからの カウントアップ指示信号に応答して能動化され、ストロ ーブクロック信号QSおよび/QSをバースト長期間通 過させるゲート回路でたとえば構成される。データDA Tは、クロック信号CLKの立上がりエッジおよび立下 がりエッジの両者に同期して伝達されるため、ストロー ブクロック信号QSおよび/QSの立上がりエッジに同 期して交互にデータを取込むラッチ回路が、このデータ 取込回路63に設けられればよい。またこれに代えて、 テータ取込回路63が高速動作可能な場合には、ストロ ープクロック信号QSおよび/QSの交差部をトリガと してワンショットのパルス信号を生成する回路と、この

バルス信号に従って与えられたデータを取込むラッチ回 路が、データ取込回路63として用いられてもよい。

【0123】エッジ検出回路60は、通常の波形整形回路で構成されてもよく、また基準電圧とクロック信号CLKおよび/CLKとを比較する比較回路で構成されてもよく、またクロック信号CLKおよび/CLK回路で構成されてもよい。いずれの回路構成が用いられてもよい。

【0124】この図16に示すとおり、メモリコントロ 10 ーラ35は、送信コマンドCMDおよび転送コマンドCMDを受ける。これらのコマンドCMDは、クロック信号CLKおよび/CLK、QSおよび/QSと同じ信号伝搬経路を伝達されており、その位相は揃っている。したがって、コマンドCMDがリードコマンドREADで 15 あれば、メモリチップからはリードレイテンシ経過後、メモリチップから読出されたデータが伝達される。これにより、簡易な回路構成で容易に、選択メモリチップから読出されたデータを取込み、図示しないプロセッサへ転送することができる。

20 【0125】図17は、メモリチップCHの信号入力部の構成を概略的に示す図である。図17において、メモリチップCHは、クロック信号CLKおよび/CLKをバッファ処理して内部クロック信号CLKiおよび/CLKiを生成するバッファ65aおよび65bと、ストローブクロック信号QSおよび/QSを受けるバッファ65cおよび65dと、コマンドCMDを受けるバッファ65e~65fと、アドレス信号ADDを受けるバッファ65g~65hと、データDATを受けるバッファ65i~65jを含む。メモリチップCHにおいて、これらのバッファ65a~65jも、それぞれ、基準電圧と与えられた信号とを比較する差動増幅型入力回路の構成であってもよい。

【0126】メモリチップCHは、さらに、バッファ6 5 cおよび65 dから与えられる信号QSおよび/QS 35 のエッジ部 (交差部) を検出するエッジ検出回路 6 6 と、エッジ検出回路66からのエッジ検出信号に応答し て、バッファ65a~65fを介して与えられるコマン ドCMDをラッチするCMDラッチ67と、エッジ検出 回路66からのエッジ検出信号に応答して、バッファ6 40 5 e~66 hから与えられるアドレス信号ADDをラッ チするADDラッチ68と、エッジ検出回路66からの エッジ検出信号に応答してバッファ65i~65jから のデータをラッチするDATラッチ69と、CMDラッ チ67にラッチされたコマンドCMDをデコードするC 45 MDデコーダ70と、ADDラッチ68にラッチされた アドレス信号ADDをデコードするADDデコーダ71 と、CMDデコーダイOからの動作モード指示信号、A DDデコーダ71からのデユードアドレス信号およびD ATラッチ69にラッチされたデータを受け、指定され 50 た動作モードを実行するメモリ回路72を含む。メモリ

回路72は、行列状に配列される複数のメモリセル、行 選択回路、列選択回路およびデータ書込/読出回路を含 む。

【0127】ADDデコーダ71は、アドレス信号ADDがこのメモリチップCHを指定するときに活性化されてデコード動作を行なうように構成されてもよい。CMDデコーダ70は、CMDラッチ67にラッチされたチップセレクト信号/CSの活性化時においてのみ、デコード動作を実行する。

【0128】メモリチップCHは、さらに、メモリ回路 7 2 に含まれる制御回路からの読出動作指示信号の活性 化に応答して起動され、所定のリードレイテンシ期間を カウントするレイテンシ処理回路74と、レイテンシ処 理回路74のレイテンシ指示情報(レイテンシサイクル - 1に対応する期間経過)に応答して活性化され、内部 クロック信号CLKiおよび/CLKiのエッジ(交差 部)を検出するエッジ検出回路73と、レイテンシ処理 回路74の出力信号に応答して起動され、メモリ回路7 2から読出されるデータをラッチするDATラッチ75 と、レイテンシ処理回路74からのレイテンシ経過指示 (リードレイテンシー1クロックサイクル経過)に応答 して起動され、内部クロック信号CLKiおよび/CL Kiの位相を調整してタイミングクロック信号を生成す るクロック発生回路76と、エッジ検出回路73からの エッジ検出信号に応答してDATラッチ75のラッチす るデータをバッファ処理して出力するバッファ**77**a-77bと、クロック発生回路76からのタイミングクロ ック信号をバッファ処理してストローブクロック信号Q Sおよび/QSを生成して出力するバッファ77cおよ び77dを含む。クロック発生回路76を用いて内部ク ロック信号CLKiおよび/CLKiの位相を調整する ことにより、クロック信号CLKと同期して出力される データDATに対し、サンプリングタイムを与えるスト ローブクロック信号QSおよび/QSを生成することが できる。

【0129】DATラッチ75は、内部クロック信号CLKiの立上がりおよび立下がりに同期してデータを出力する。エッジ検出回路73は、メモリコントローラ35のエッジ検出回路と同様、バッファ回路であってもよく、基準電圧と比較または相補クロック信号を比較してクロック信号CLKiの2倍の周波数のクロック信号を生成する比較回路であってもよい。

【0130】メモリ回路72の構成は、単にアドレス指定されたメモリセルデータがアクセスされる構成であればよい。

【0131】このクロック発生回路76は、従来のSL DRAMにおけるバーニアを備えていてもよい。

【0132】図18は、図17に示すメモリ回路の構成を概略的に示す図である。図18において、メモリ回路72は、8個のバンクB#0-B#7を含む。バンクB

#0-B#3は、内部データバス81に接続され、バンクB#4~B#7は、内部データバス82に結合される。これらのバンクB#0-B#7は、それぞれ行列状に配列される複数のメモリセルを有し、互いに独立に、 55 メモリセル行を選択状態へ駆動することができる。

【0133】内部データバス81および82は、ともに 読出回路83および書込回路84に結合される。バンク アドレス信号に従って、これらの内部データバス81お よび82の一方が読出回路83および書込回路84の一10 方と動作モードに応じて結合される(データの授受を行 なう)。読出回路83および書込回路84は、それぞれ 内部クロック信号に同期してデータの読出および書込を 行なう。メモリ回路は、ダブルデータレート(DDR)で外部装置(外部配線)とデータの入出力を行なうが、 内部では、内部クロック信号CLKiに同期して、データの読出/書込を行なう。このため、読出回路83は、 パラレル/シリアル変換機能を有し、書込回路84は、 シリアル/パラレル変換機能を備える。

【0134】読出回路83および書込回路84の動作を 20 制御するために、コラムレイテンシ (リードレイテン シ) CLおよびバースト長データBSTを格納するとと もに、先頭アドレスが偶数アドレスであるか列アドレス かを指定する信号FAE/Oを格納するモードレジスタ 85と、モードレジスタ85からのコラムレイテンシ情 25 報CLおよびバースト長情報BSTとコマンドデコーダ 70からの読出/書込動作活性化信号R/Wに従って内 部クロック信号CLKiに同期して読出回路83または 書込回路84の動作を制御する書込/読出制御回路86 が設けられる。読出回路83および書込回路84は、パ 30 ッド群80に共通に結合され、書込/読出制御回路86 の制御の下に動作する。データ読出時においては、読出 回路83がパッド群80に読出データを順次出力し、書 込回路84が、データ書込時においてはパッド群80に 与えられたデータを順次取込み内部書込データを生成す 35 る。

【0135】読出回路83および書込回路84へは、先頭アドレス指示信号FAE/Oが与えられているが、バースト長BSTの設定のときに、先頭アドレスが偶数アドレスであるか列アドレスかを指定する情報がモードレジスタに設定され、その設定された情報に従って、いずれのアドレスに対し先に読出すかおよび書込むかが決定される(これについては後に説明する)。

【0136】ここで、先頭アドレス情報が必要なのは、 バンクB井0-B井7では、偶数列アドレスおよび奇数 45 列アドレスの2ピットのメモリセルが同時に読出される ためである(1つのパッド当り)。

【0137】図19は、図18に示す読出回路83および書込回路84の1ビットの入出力部の構成を示す図である。

50 【0138】図19において、内部データバス81は、

偶数アドレスEVENのデータを伝達する内部偶数アドレスデータバス81eと、奇数アドレスODDのメモリセルのデータを伝達する内部奇数アドレスデータバス81oを含む。内部データバス82は、偶数アドレスEVENのデータを伝達する偶数アドレスデータバス82eと、奇数アドレスODDのデータを伝達する内部奇数アドレスデータバス82oを含む。

【0139】読出回路83は、先頭アドレス指示信号F AE/Oとバンクアドレス特定信号BASとレシーバイ ネーブル信号RENに従ってデータバス81e、81 o、82eおよび82oのいずれかのバスを選択する選 択回路90uと、この選択回路90uと逆の態様で、内 部データバスを選択する選択回路90dと、読出時に活 性化される読出クロック信号RCLKに従ってシフト動 作を行なうシフトレジスタ91と、シフトレジスタ91 の出力信号に従って選択回路90uの出力信号を選択す る選択回路92uと、選択回路92uから与えられるデ ータを格納するレジスタ回路93uと、シフトレジスタ 91の出力信号に従って選択回路90dの出力信号を選 択する選択回路92dと、選択回路92dの出力信号を 順次格納するレジスタ回路93dと、切換回路96から のクロック信号に応答してシフト動作を行なうシフトレ ジスタ94uと、シフトレジスタ94uの出力信号に従 ってレジスタ回路93uの格納データを選択する選択回 路95uと、切換回路96からの出力信号に従ってシフ ト動作を行なうシフトレジスタ94dと、シフトレジス タ94dの出力信号に従ってレジスタ回路93dの格納 データを選択する選択回路95dと、切換回路96から のクロック信号に従って選択回路95 uから伝達された 信号を通過させる転送回路97uと、切換回路96から のクロック信号に従って選択回路95dにより選択され たデータを通過させる転送回路97dと、転送回路97 uおよび97dから与えられたデータをパッド80aへ 出力する出力バッファ98を含む。

【0140】選択回路90uは、先頭アドレス指示信号 FAE/Oとバンク指示信号BASに従って内部データ バスの接続を切換えるスイッチ回路90uaと、スイッ チ回路90uaにより選択された信号をレシーバイネー ブル信号RENの活性化時増幅する増幅回路90ubを 含む。選択回路90dは、先頭アドレス指示信号FAE /Oとバンク指定信号BASとに従って内部データバス の接続を切換えるスイッチ回路90 daと、スイッチ回 路90daの出力信号をレシーバイネーブル信号REN の活性化に応答して増幅する増幅回路90dbを含む。 【0141】シフトレジスタ91は、4段のリング状シ フトレジスタ回路で構成され、読出クロック信号RCL Kに従ってシフト動作を行なって、1つのレジスタ段の 出力信号を活性状態とする。レジスタ回路93 uは、4 つのレジスタを含む。選択回路920は、これら4つの レジスタそれぞれに対応して設けられるスイッチを含

み、この選択回路92uの4つのスイッチの1つが、シフトレジスタ91の出力信号に従って導通状態に駆動される。レジスタ回路93dも、同様、4つのレジスタを含み、選択回路92dは、それら4つのレジスタそれぞの5 れに対応して設けられる4つのスイッチを含む。これらの4つのスイッチの1つが、シフトレジスタ91の出力信号に従って選択状態(導通状態)へ駆動される。

【0142】シフトレジスタ94uおよび94dは、ともにリング状の4段のシフトレジスタで構成され、それ701つの出力信号が活性状態となる。選択回路95uは、シフトレジスタ94uの出力信号に従ってレジスタ回路93uの4つのレジスタの1つを選択する。選択回路95dは、シフトレジスタ94dの出力信号に従ってレジスタ回路93dの4つのレジスタの1つを選択する。シフトレジスタ94uおよび94dは、切換回路96からのクロック信号に従って互いに相補的にシフト動作を行なう。

【0143】転送回路97uは、シフトレジスタ94u のシフト動作と相補的に導通し、転送回路97dは、シ 20 フトレジスタ94dのシフト動作と相補的に導通する。 【0144】切換回路96は、モードレジスタに設定さ れるコラムレイテンシ (リードレイテンシ)情報CLに 従ってその接続経路が切換えられる。クロック信号SM Deは、内部クロック信号CLKiの立上がりに応答し 25 てHレベルへ立上がるクロック信号であり、クロック信. 号SMDoは、内部クロック信号CLKiの立下がりに 応答してHレベルへ立上がるクロック信号である。コラ ムレイテンシ (リードレイテンシ) CLとしては、2お よび1.5が準備される。リードコマンドが与えられて 30 から2クロックサイクル経過したときに有効データが出 力されるか、または1.5クロックサイクル経過したと きに、有効データが出力される。このクロックサイクル は、内部クロック信号CLKiのクロックサイクルであ り、内部クロック信号CLKiの立上がりおよび立下が 35 りエッジに同期して、データが出力される。

【0145】出力バッファ98は、出力イネーブル信号 OEの活性化時活性化され、転送回路97uおよび97 dからのデータを増幅してパッド80aへ伝達する。出 カイネーブル信号OEは、コラムレイテンシー1クロッ クサイクル経過時に活性状態へ駆動され、その活性状態は、バースト長期間保持される。レジスタ回路93uおよび93dならびにシフトレジスタ91、94uおよび94dは、バースト長データの読出が完了すると、リセット指示信号BENDに従ってその記憶内容がリセット される。

【0146】バンク指定信号BASは、バンクB#0-B#3 (BANK<0:3>) またはバンクB#4-B#7 (BANK<4:7>) の一方を指定する。

【0147】書込回路84は、ライトイネーブル信号W 50 Eの活性化に応答して活性化され、パッド80aを介し て与えられる信号と基準電圧Vrefとを比較し、その 比較結果に応じた信号を出力する書込バッファ99と、 クロック信号CKRの立上がりに応答して導通し、書込 バッファ99からの信号を伝達する転送回路100 u と、クロック信号CKFの立上がりに応答して導通し、 書込バッファ99からのデータを通過させる転送回路1 00dと、クロック信号CKRに応答してシフト動作を 行なうシフトレジスタ101dと、クロック信号CKF に従ってシフト動作を行なうシフトレジスタ101u と、与えられたデータを格納するレジスタ回路103u および103dと、シフトレジスタ101uの出力信号 に従ってレジスタ回路103 uのレジスタを選択し、該 選択されたレジスタへ転送回路100uからのデータを 格納する選択回路102 uと、シフトレジスタ101 d からの出力信号に従ってレジスタ回路103dのレジス タを選択し、該選択したレジスタへ転送回路100dか らのデータを書込む選択回路102dと、書込クロック 信号WCLKに応答してシフト動作を行なうシフトレジ スタ104と、シフトレジスタ104の出力信号に従っ て、レジスタ回路103uのレジスタを選択する選択回 路105uと、シフトレジスタ104の出力信号に従っ て、レジスタ回路103dのレジスタを選択する選択回 路105dと、先頭アドレス指示信号FAE/Oおよび バンク指定信号BASに従って、内部データバス81お よび82の一方へデータを伝達するライトドライバ10 6 を含む。

【0148】クロック信号CKRはストローブクロック信号QSの立上がりに応答してHレベルに立上がる信号であり、クロック信号CKFは、ストローブクロック信号QS(/QS)の立下がり(立上がり)に応答してHレベルに立上がる信号である。シフトレジスタ101 u、101dおよび104は、それぞれリング状に接続され、1つのレジスタの出力信号が活性状態となる。

【0149】ライトドライバ106は、データバス81 eに対して設けられるドライブ回路107aおよび10 7 eと、データバス810に対して設けられるドライブ 回路107bおよび107fと、データバス82eに対 して設けられるドライブ回路107cおよび107g と、データバス820に対して設けられるドライブ回路 107dおよび107hを含む。ドライブ回路107a -107dが、選択回路105uの出力信号を受け、ド ライブ回路 107e-107hが選択回路 105dの出 力信号を受ける。バンクアドレス指示信号BASと先頭 アドレス指示信号FAE/Oにより、ドライブ回路10 Ta-107dの1つが活性状態へ駆動され、またライ トドライブ回路 107e-107hの1つが活性状態へ 駆動される。これにより、ライトドライブ回路106 は、選択バンクに対し、偶数アドレスおよび奇数アドレ スのデータを伝達することができる。

【01.50】図20は、読出クロック信号SMDeおよ

びSMDoと内部クロック信号CLKiの位相関係を示 す図である。図20に示すように、クロック信号SMD eは、内部クロック信号CLKiの立上がりに同期して Hレベルに立上がる。クロック信号SMDoは、内部ク 05 ロック信号CLKiの立下がりに同期してHレベルに立 上がる。コラムレイテンシCLが1.5の場合には、ク ロック信号SMDoが先にHレベルに立下がり、続い て、クロック信号SMDeがHレベルに立上がる。コラ ムレイテンシCLが1.5の場合には、クロック信号S 10 MDoに同期して先頭データが読出される。一方、コラ ムレイテンシCLが2.0の場合には、内部クロック信 号CLKiのクロックサイクル1においては、クロック 信号SMDoは生成されない。クロック信号SMDeが 先にHレベルに立上がり、このクロック信号SMDeに 15 同期して先頭データが読出される。レジスタ回路93 u には、常に、先に読出されたデータが格納される。

【0151】図21は、コラムレイテンシCLが2の場合の切換回路96の接続を示す図である。図21において、コラムレイテンシCLが2の場合には、切換回路9206は、クロック信号SMDeを転送回路97uへ与えかつシフトレジスタ94dへ与える。また切換回路96は、クロック信号SMDoを、シフトレジスタ94uおよび転送回路97dへ与える。

【0152】先頭アドレスが偶数アドレスの場合、選択 25 回路92uへは、偶数アドレスEのデータが与えられ、 選択回路92dには、奇数アドレスOのデータが与えら れる。シフトレジスタ91の出力信号に従ってこれらの 選択回路92uおよび92dが同時に動作し、レジスタ 回路93uおよび93dに、同時に読出された2ビット 30 のデータが並列に格納される。

【0153】次いで、クロック信号SMDeに従って、 転送回路97uが導通し、このレジスタ回路93uに格 納されたデータ0を読出し、出力バッファ回路98へ与 える。このクロック信号SMDeがLレベルに立下がる と、次いでクロック信号SMDoがHレベルに立下が り、転送回路97dが導通し、一方シフトレジスタ94 uがシフト動作を行なう。転送回路97dは、レジスタ 回路93dのデータ1を選択して出力バッファ98へ与 える。この動作を繰返すことにより、2ビット並列に読 出されたデータが1ビットずつシリアルに読出される。 【0154】先頭アドレスが奇数アドレスOの場合に

は、図21において括弧内に示すように、レジスタ回路 93uに奇数アドレスのデータが与えられ、レジスタ回路93bに、偶数アドレスのデータが与えられる。 【0155】図22は、コラムレイテンシCLが1.5

45 【0155】図22は、コノムレイテンシにもか1.5 の場合の切換回路96の接続を示す図である。図22に 示すように、コラムレイテンシCLが1.5の場合に は、切換回路96は、クロック信号SMDeをシフトレジスタ94uおよび転送回路97dへ与え、クロック信 号SMDoを転送回路97uおよびシフトレジスタ94

は、レジスタ回路93uへ、この偶数アドレスEの場合には、レジスタ回路93dへ、奇数アドレスEのデータが与えられ、レジスタ回路93dへ、奇数アドレスOのデータが与えられる。コラムレイテンシCLが1.5の場合には、まずクロック信号SMDoがHレベルにこ立上がり、選択回路97uがレジスタ93uのデータのとなり、転送回路97dが、レジスタ回路93dのシフトレジスタ94uのシフトレジスタ94uのシフトリジスタ94uおよび94dのシフト動作に従って選択回路95uおよび95dが順次データを選択して出カバッファ回路98つテータをドレスの場合には、この奇数アドレスの場合には、この奇数アドレスのデータが、レジスタ回路93dに格納される。

【0156】したがって、常に、先に読出されるデータは、上側のレジスタ回路93uに格納される。

【0157】なお、この図19に示す構成において、シフトレジスタ94uおよび94dのシフト動作は、クロック信号に応答して常時行なわれるのではなく、読出クロック信号RCLKの活性化時シフト動作が活性化されるように構成される。この場合、クロック信号SMDeおよびSMDoは、内部クロック信号CLKiに同期して生成することができる(読出クロック信号RCLKの発生に従ってリードコマンドが与えられたとき)。

【0158】バースト長データの読出が完了すると、リセット信号BENDが活性化され、読出回路が初期状態にリセットされる。

【0159】図23(A)は、書込クロック信号CKRおよびCKFの位相を示す図である。図23(A)に示すように、クロック信号CKRは、ストローブクロック信号QSの立上がりに同期してHレベルに立上がり、クロック信号CKFは、ストローブクロック信号QSの立下がりに同期してHレベルに立下がる。したがって、常にデータ書込時においては、クロック信号CKRが先にHレベルへ立下がる。

【0160】図23(B)に示すように、転送回路100 uが先に導通状態となり、レジスタ回路101 uに最初のデータ0が格納される。次いで、転送回路100dが導通し、次のデータ1がレジスタ回路103 uおよび103 dに交互にデータが格納される。2ピットのデータがレジスタ回路105 uおよび105 dにより、2ピットのデータが同時に読出される。選択回路105 uおよび105 dの出力データは、それぞれ、先頭アドレス指示信号により能動化されたライトドライバにより、メモリセルへ伝達される。先頭アドレスをのデータが偶数アドレスデータバスに伝達され、選択回路105 dのデータが奇数アドレスデータバスに伝達されるに伝達され、選択回路105 dのデータが奇数アドレスデータバスに伝達され

れる。したがって、この書込時においては、ライトドライバ106 (図19参照) において、先頭アドレス信号およびバンクアドレス信号に従って、偶数アドレスデータバスに対するライトドライブ回路および奇数アドレスデータバスに対するライトドライブ回路がそれぞれ1つずつ活性化される。

【0161】図23 (B) に示すように、データ書込時においては、2ピットのデータを取込んだ後、次のクロックサイクルで、選択メモリセルへの転送が行なわれる。したがって、常に、コラムレイテンシが0であるため、先に書込まれるべきデータは、上側のレジスタ回路103uに格納され、次いで与えられるデータが、下側

【0162】図19に示すデータ入出力回路を利用する 15 ことにより、クロック信号に同期してデータを伝達する ことができる。

のレジスタ回路103dに格納される。

【0163】また、それぞれの信号をバスを介して一方方向に伝達することにより、メモリコントローラにおいては、コマンドが返送された後、レイテンシ経過後、デ20 一夕を取込むことにより、正確に必要とされる読出データの取込を行なうことができ、メモリコントローラにおけるデータ取込時の構成が簡略化される。

【0164】 [実施の形態5] 図24は、この発明の実 施の形態5に従うメモリシステムの信号の伝搬状態を示 25 す図である。この図24においては、データ書込時の信 号波形が示される。図24に示すように、本実施の形態 4においては、信号の取込のタイミングを与えるストロ ーブクロック信号QSおよび/QSは用いられない。メ モリコントローラは、コマンドСMDが有効であること 30 を示すために、チップセレクト信号/CSを出力してい る。このチップセレクト信号/CSの活性化に従って、 メモリチップは、与えられたコマンドを取込む。すなわ ち、アクティブコマンドACTが与えられたときには、 メモリチップは、チップセレクト信号/CSがクロック 35 信号CLKの立上がりエッジでLレベルの活性状態にあ るため、与えられたコマンドが有意のコマンドであると 判断し、与えられたコマンドの取込およびデコードを行 なう。また書込動作を示すライトコマンドWRITEが 与えられたときには、メモリチップは、このチップセレ 40 クト信号/CSのクロック信号CLKの立上がりエッジ におけるLレベルに応答して、与えられたコマンドCM DおよびデータDATおよびアドレス信号を取込む。こ れらのクロック信号、チップセレクト信号/CSおよび コマンドCMD、書込データDATは、メモリコントロ 55 一ラへ返送される。メモリコントローラは、クロック信 号CLKの立上がりエッジにおけるチップセレクト信号 /CSの活性状態に従って、有効なコマンドCMDが返 送されたことを知る。しかしながら、この場合は、ライ トコマンドWRITEが与えられているため、メモリコ

50 ントローラは、与えられたデータの取込を行なわない。

【0165】図25は、データ読出時の信号伝搬を示す図である。図25において、メモリコントローラからは、データ読出を指示するリードコマンドREADが出力される。このリードコマンドREADと同時に、チップセレクト信号/CSがLレベルの活性状態に駆動される。メモリチップにおいては、このチップセレクト信号/CSが活性状態のときには、与えられたコマンドCMDを取込み、内部でデコードし、データ読出動作を実行する。このリードコマンドREADが与えられてから、リードレイテンシCL経過後、メモリチップからは、データがクロック信号CLKに同期して出力される。

【0166】メモリコントローラにおいては、返送されたチップセレクト信号/CSが活性状態のときには、返送コマンドをデコードし、返送コマンドがリードコマンドのときリードレイテンシCL期間経過後、クロック信号CLKに同期して、与えられたデータを取込む。リードコマンドREADおよびライトコマンドWRITEいずれが与えられても、チップセレクト信号/CSは活性状態となる。

【0167】図24および図25に示すように、チップセレクト信号/CSを利用することにより、ストローブクロック信号QSおよび/QSを用いていないため、配線数を低減することができる。

【0168】図26は、この発明の実施の形態5におけるメモリシステムを構成するメモリコントローラの構成を概略的に示す図である。図26に示すメモリコントローラ35においては、CMD制御回路51が、コマンドCMDおよびチップセレクト信号/CSを生成し、バッファ58e~58fが、クロックバッファ/ドライバ55からのクロック信号に従ってコマンドCMDおよびチップセレクト信号/CSを出力する。ストローブクロック信号は生成されない。

【0169】一方、入力部においては、チップセレクト信号/CSが、バッファ59kを介してREAD検出回路61な、このバッファ59kを介して与えられるチップセレクト信号/CSがLレベルのときに、バッファ59e~59fを介して与えられるコマンドCMDがリードコマンドREADであるか否かを判定する。リードコマンドが与えられていると判定された場合には、このREAD検出回路61が、レイテンシ処理回路62を活性化する。レイテンシ処理回路62は、このREAD検出回路61からのリードコマンド検出指示に応答して活性化され、エッジ検出回路60からのクロック信号をカウントし、レイテンシ期間経過後、データ取込用のクロック信号を生成する。

【0170】したがって、図16に示す構成に比べて、ストローブクロック信号QSおよび/QSが用いられていないため、メモリコントローラの構成を簡略化することができる。

【0171】図27は、図26に示すREAD検出回路61およびレイテンシ処理回路62の構成を概略的に示す図である。図27において、READ検出回路61は、チップセレクト信号/CSを受けるインバータ61 aと、インバータ61aの出力信号とエッジ検出回路60からのクロック信号CLKとコマンドCMDとを受けるAND回路61bを含む。エッジ検出回路60からのクロック信号CLKeの立上がりエッジにおいて、チップセレクト信号/CSがLレベルであり、かつコマンドCMDがリードコマンドREADのとき、このREAD検出回路61は、リードコマンド検出信号φrdをHレベルへ駆動する。リードコマンドREADは4つのビット群であり、チップセレクト信号/CSは2クロックサイクル遅延する。

【0172】レイテンシ処理回路62は、リードコマン 15 ド検出信号 φ r d の活性化に応答して起動され、エッジ 検出回路60からのクロック信号CLKeをカウントす るレイテンシカウンタ62aと、レイテンシカウンタ6 2 aのカウントアップ指示信号 ø c 1 に応答して起動さ 20 れ、バースト長期間をカウントするバースト長カウンタ 62bと、レイテンシカウンタ62aからのカウントア ップ指示信号φclの活性化に応答してセットされかつ バースト長カウンタ62bからのカウントアップ指示信 号øbstの活性化に応答してリセットされるセット/ 25 リセットフリップフロップ62cと、コラムレイテンシ (リードレイテンシ) CLに従ってクロック信号CLK eおよび/CLKeの一方を選択するスイッチ回路 6 2 bと、スイッチ回路62bからのクロック信号とセット /リセットフリップフロップ62cの出力信号に従って 30 読出用のクロック信号CLKrを生成するAND回路6 2 eを含む。データ取込はクロック信号CLKrを90 の移相したタイミング信号で行なう。

【0173】レイテンシカウンタ62eは、たとえば、クロック信号CLKeに従ってシフト動作を行なうシフトシジスタ回路で構成され、リードコマンド検出信号のrdをクロック信号CLKeに従ってシフトし、リードレイテンシ期間経過後、その出力信号のc1をHレベルへ駆動する。バースト長カウンタ62bも、クロック信号CLKeに応答してシフト動作を行なうシフトレジスタでたとえば構成され、レイテンシカウンタ62aの出力信号のc1をクロック信号CLKeに応答してバースト長期間シフトし、そのシフト結果に従って出力信号のbstを出力する。ここで、バースト長は、リードコマンドが与えられたときに、連続的に読出されるデータの数を示す。

【0174】スイッチ回路62dは、リードレイテンシ CLが、2を示すときには、クロック信号CLKeを選 択し、リードレイテンシCLが1.5のときには、クロック信号/CLKeを選択する。次に、この図27に示 50 す回路の動作を図28に示すタイミングチャート図を参 照して説明する。

【0175】まず、図28(A)を参照して、リードレ イテンシCLが2であり、バースト長BSTが8の場合 の動作について説明する。クロック信号CLKのサイク ル#0においてリードコマンドが返送され、リードコマ ンド検出信号φrdがHレベルに立上がる。これによ り、レイテンシカウンタ62aが起動され、レイテンシ 期間をカウントする。リードレイテンシCLは2である ため、レイテンシカウンタ62aの出力信号φ c 1 は、 このリードコマンドが与えられてから2クロックサイク ル経過後のクロック信号#2においてHレベルに立上が り、セット/リセットフリップフロップ62cがセット される。スイッチ回路62dは、クロック信号CLKe を選択している。したがって、クロック信号CLKr は、このクロックサイクル#2からクロック信号CLK eに同期して変化する。このリードレイテンシ経過後、 クロック信号CLKに同期して、データが転送される。 したがって、このクロック信号CLKrの立上がりエッ ジや立下がりエッジに同期して(90°移相したタイミ ングで)、信号を取込むことにより、読出データを取込 むことができる。バースト長BSTが8であるため、読 出データは、クロックサイクル#5においてすべて到達 する。したがって、バースト長期間経過後の、クロック サイクル#6においてバースト長カウンタ62bの出力 信号øbstがHレベルとなり、セット/リセットフリ ップフロップがリセットされ、取込用のクロック信号C LKrが、Lレベルに固定される。

【0176】次に、図28 (B) を参照して、リードレ イテンシCLが1.5であり、バースト長BSTが8の 場合の動作について説明する。コラムレイテンシCLが 1.5の場合には、スイッチ回路62bは、補のクロッ ク信号/СLKeを選択する。クロックサイクル#0に おいてはリードコマンド検出信号φrdが活性化される と、レイテンシカウンタ62aからの信号φc1は、ク ロックサイクル#1においてクロック信号CLKの立下 がりに同期してHレベルに立下がる。セット/リセット フリップフロップ62cがセットされ、AND回路62 eは、この補のクロック信号/CLKeに従って取込用 のクロック信号CLKrを生成する。バースト長BST が8であるため、バースト長カウンタ62bの出力信号 øbstは、クロックサイクル#5におけるクロック信 号CLKの立下がりに同期してHレベルに立下がり、セ ット/リセットフリップフロップ62cがリセットされ る。応じて、AND回路62eからのクロック信号CL KrはLレベルに固定され、以降のデータの取込が禁止 される。

【0177】したがって、この場合においても、クロック信号CLKeおよび/CLKeをリードレイテンシC Lに従って選択することにより、単に、チップセレクト 信号/CSを用いてリードコマンドを検出する構成にお いても、正確に、データの取込を行なうことができる。 【0178】なお、レイテンシカウンタ62aは、レイテンシ期間CLをカウントするのではなく、レイテンシ期間-0.5、すなわちCL-0.5クロックサイクルの5カウントするように構成されてもよい。この場合、バースト長指示信号のちまも、図28(A)および(B)に示すタイミングチャート図よりも、0.5クロックサイクル早く活性化されるが、クロック信号CLKrはそのときにはLレベルにあり、特に問題は生じない。より正確に、クロック信号CLKeまたは/CLKeに従って取込用のクロック信号CLKrを生成することができる(ゲート遅延がなくなるため)。ただし、データの取込は、クロック信号CLKrにより90°位相の遅れたタイミングで行なう。

【0179】図29は、この発明の実施の形態5に従う メモリシステムにおいて用いられるメモリチップCHの 構成を概略的に示す図である。この図29に示すメモリ チップCHは、図17に示すメモリチップCHと以下の 点において異なっている。すなわち、チップセレクト信 20 号/CSを受けるバッファ65kの出力信号に従って、 CMDラッチ67、ADDラッチ68、およびDATラ ッチ69がラッチ動作を実行する(エッジ検出回路28 0の出力する内部クロックに同期して)。また、エッジ 検出回路280は、クロック入力バッファ65aおよび 25 65 bの出力する相補クロック信号を受けて内部クロッ ク信号CLKiを生成する。このエッジ検出回路280 は、相補クロック信号の交差部を検出し、これをトリガ として内部クロック信号CLKiを生成し、CMDデコ ーダ70へ与える。ADDデコーダ71は、CMDデコ 30 ーダ70の出力信号が、ロウアクセスまたはコラムアク セスを指示するときにADDラッチ68によりラッチさ れたアドレス信号をデコードする。

【0180】また、データ読出時においては、リードク ロック発生回路281が、レイテンシ処理回路74の制 35 御の下に、エッジ検出回路280からの内部クロック信 号CLKiに従って読出用のクロック信号を生成して出 カバッファ回路74a-74dヘ与える。出力バッファ 回路77a-77eは、図19に示す転送回路および出 カバッファを含み、内部クロック信号CLKiの立上が 40 りおよび立下がりエッジでデータDATを出力する。出 カバッファ回路77a-77eが、図19に示す出力バ ッファ98に対応する場合には、このリードクロック発 生回路281からのリードクロック信号は、DATラッ チ75へ与えられ、出力バッファ回路77a-77bへ 45 は、出力イネーブル信号 OE が与えられる。いずれの構 成が用いられてもよい。この図29に示す構成において は、メモリチップCHへは、ストローブクロック信号Q Sおよび/QSは入力されず、またデータDATと同期 してこのストロープクロック信号QSおよび/QSを出 50 力することも行なわれない。メモリチップ C H における

端子数を低減することができ、またデータ出力部の構成 も簡略化される。

【0181】図30(A)は、図29に示すCMDラッ チ67の制御部の構成を概略的に示す図である。図30 (A) において、チップセレクト信号/CSを受けるイ ンバータ282aと、クロック信号CLKのHレベルに 応答して導通し、インバータ282aの出力信号を通過 させる転送ゲート283aと、転送ゲート283aの出 力信号をラッチするラッチ回路284aと、ラッチ回路 284aのラッチ信号をクロック信号/CLKのHレベ ルに応答して伝達する転送ゲート283bと、転送ゲー ト283bの出力信号をラッチするラッチ284bと、 ラッチ284bの出力信号をクロック信号CLKのHレ ベルに応答して通過させる転送ゲート283cと、転送 ゲート283cの出力信号をラッチするラッチ回路28 4 cと、ラッチ回路284cの出力信号をクロック信号 /CLKのHレベルに応答して通過させる転送ゲート2 83dと、転送ゲート283dの出力信号をラッチする ラッチ回路284dを含む。チップセレクト信号/CS は、図29に示すバッファ回路65kから与えられる。 クロック信号CLK, / CLKはエッジ検出回路280 から与えられる。

【0182】これらの転送ゲート283a-283dおよびラッチ284a-284dにより、クロック信号CLKおよび/CLKに応答して、インバータ282aを介して与えられるチップセレクト信号/CSを伝達するシフトレジスタ回路が構成される。

【0183】ラッチ制御部は、さらに、クロック信号CLKとラッチ284aの出力信号とを受けてストローブタイミング信号CS0を生成するAND回路285dと、クロック信号/CLKとラッチ回路284dの出力信号とを受けてストローブタイミング信号CS1を生成するAND回路285dと、クロック信号CLKとラッチ回路284cの出力信号とを受けてストローブタイミング信号CS2を生成するAND回路285cと、クロック信号/CLKとラッチ回路284dの出力信号とを受けてストローブタイミング信号CS3を生成するAND回路285dを含む。これらのAND回路285aー285dにより、クロック信号CLKの半サイクル期間のみ、ストローブタイミング信号CS0-CS3がHレベルの活性状態へ駆動される。

【0184】図30(B)は、図30(A)に示すラッチ回路284a-284dの構成の一例を示す図である。図30(B)においてラッチ回路284(284a-284d)は、転送ゲートを介して与えられる入力信号INを受ける2段のカスケード接続されるインバータ回路VGaおよびVGbと、インバータ回路VGaの出力信号を反転してインバータ回路VGaの入力部へ転送するインバータ回路VGcを含む。この図30(B)に示すラッチ回路は、いわゆるインバータラッチ回路であ

る。インバータ回路VGcが、またクロック信号CLK または/CLKに応答して活性化されるトライステート インバータバッファで構成されてもよい。

【0185】図30(C)は、コマンドをラッチするラッチ回路の構成の一例を示す図である。図30(C)において、CMDラッチ回路は、ストローブタイミング信号CSk(k=0-3)を活性化時導通し、コマンドCMDを通過させる転送ゲートTXと、転送ゲートTXを介して与えられるコマンドCMDを受ける2段の縦続接10続されるインバータ回路VGdおよびVGeと、インバータ回路VGdとインバータラッチを構成するインバータ回路VGfを含む。このインバータ回路VGfは、ストローブタイミング信号/CSkの活性化時に活性化されるトライステートインバータバッファで構成されてもよい。インバータ回路VGaから内部コマンド信号CMDinが生成される。

【0186】図30(A) - (C)に示すように、チップセレクト信号/CSが与えられると、クロック信号の立上がりエッジおよび立下がりエッジに従って4つのコマンドビット群が連続して与えられる。これら4つのコマンドビット群をラッチするために、図30(C)に示すラッチ回路が4個並列に設けられる。次に、この図30(A) - (C)に示すCMDラッチの動作を図31に示すタイミングチャートを参照して説明する。

【0187】クロック信号CLKのクロックサイクル井 0においてチップセレクト信号/CSが、クロック信号 CLKの立上がりエッジでLレベルに保持される。この チップセレクト信号/CSが与えられると、このクロッ クサイクル#0から、クロックCLKの立上がりエッジ 30 および立下がりエッジに同期して、コマンドCMDが連 続して与えられる。1つの有意のコマンドが、これらの 4つのコマンドビット群により形成される。クロック信 号CLKがHレベルとなると、図30(A)に示す転送 ゲート283aが導通し、インバータ282aからのチ 35 ップセレクト信号/CSを通過させてラッチ回路284 aがこのチップセレクト信号をラッチする。したがっ て、クロックサイクル井Oにおいては、クロック信号C LKの立上がりに応答して、ストローブタイミング信号 CSOがHレベルとなり、最初のコマンドCMDが取込 40 まれてラッチされる。

【0188】クロック信号CLKがLレベルに立下がると、補のクロック信号/CLKがHレベルとなり、図30(A)に示す転送ゲート283bが導通し、ラッチ284aがラッチする信号がラッチ284bに伝達され、5ッチ回路284bの出力信号がHレベルとなる。一方ラッチ回路284aは、転送ゲート283aが非導通状態であり、ラッチ信号はHレベルである。しかしながら、クロック信号CLKがLレベルであり、ストローゴタイミング信号CS0はLレベルとなる。

50 【0189】一方、ラッチ回路284bが、ラッチ回路

284aからのHレベルの信号をラッチし、補のクロッ ク信号/CLKがHレベルとなるため、ストローブタイ ミング信号 CS 1 が Hレベルとなる。 これにより、次の クロックサイクル#0のクロック信号CLKの立下がり に応答して与えられたコマンドビット群が、第2のコマ ンドラッチ回路によりラッチされる。次いで、クロック 信号CLKおよび/CLKの立上がりに応答してラッチ 回路284cおよび284dがそれぞれ転送された信号 をラッチし、応じて、クロックサイクル#1において、 クロック信号CLKの立上がりに応答してストローブタ イミング信号CS2がHレベルとなり、またクロック信 号CLKの立下がりに応答してストローブタイミング信 号CS3がHレベルとなる。これにより、残りのコマン ドビット群が別のコマンドラッチ回路にラッチされる。 【0190】ラッチ回路284aは、チップセレクト信 号/CSは、クロックサイクル#0のクロック信号CL Kの立上がり時においてのみLレベルにあり、クロック サイクル#1以降、ラッチ回路284aのラッチ信号は Lレベルとなり、ラッチ回路284b、284cおよび 284dにおいて、それぞれ、順次そのラッチ信号がL レベルとなる。

【0191】コマンドラッチ回路(図30(C))を4つ並列に設けることにより、1回与えられるチップセレクト信号/CSに従って、4つの連続するコマンドビット群をラッチすることができる。この内部コマンドCMDinは、並列にコマンドデコーダ(CMDデコーダ)へ与えられる。

【0192】なお、このコマンドCMDが、チップセレクト信号/CSと同様、クロックサイクル#0の立上がりエッジにおいてのみ、その状態が判定される構成の場合においては、図30(A)に示すラッチ制御部は必要がない。図30(C)に示すコマンドラッチ回路において、転送ゲートに対してチップセレクト信号CSを与えればよい。内部で、クロック信号CLKの立上がりに応答して、内部コマンド信号を生成することができる。

【0193】 [変更例] チップセレクト信号/CSの活性化時、CMDデコーダが活性化される構成が用いられてもよい。

【0194】以上のように、この発明の実施の形態5に従えば、チップセレクト信号/CSに従って、メモリチップが、与えられたコマンドおよびアドレス信号を取込んでかつ書込データを取込み、またメモリコントローラにおいても、返送されたチップセレクト信号/CSに従ってコマンドが返送されたことを判定し、そのコマンドがリードコマンドの場合、リードレイテンシ経過後与えられたデータを取込むように構成しているため、ストローブクロック信号CSおよび/CSを転送する必要がなく、タイミング制御が容易となり、また配線数が低減される。

【0195】[実施の形態6]図32は、この発明の実

施の形態6に従うメモリシステムにおけるデータ書込時の信号伝搬状態を示す図である。この図32に示すように、本実施の形態6においては、メモリコントローラからは、クロック信号CLK、/CLK、チップセレクトの5信号/CS、コマンドCMDおよびアドレス信号、およびデータDATが伝達される。メモリチップにおいては、実施の形態5の同様、チップセレクト信号/CSの活性化に応答してコマンドおよびアドレスCMDの取込が行なわれ、また書込データDATの取込が行なわれる。一方、メモリコントローラへは、クロック信号CLKおよび/CLK、チップセレクト信号/CS、およびアドレスADDの返送は行なわれない。データ書込時においては、メモリコントローラは、データを取込む必要がなく、何ら問題は生じない。

【0196】図33は、この発明の実施の形態6におけ るメモリシステムのデータ読出時の信号伝搬状態を示す 図である。データ読出時においては、メモリチップは、 チップセレクト信号/CSに従って、コマンド、アドレ 20 スを取込み、メモリセルデータの内部読出を行ない、リ ードレイテンシCL経過後、クロック信号CLKに同期 して読出データを転送する。メモリコントローラへは、 このリードコマンドREADは返送されない。メモリコ ントローラは、チップセレクト信号/CSの活性化に応 25 答して、リードレイテンシサイクル経過後、このデータ DATを取込む。チップセレクト信号/CSは、コマン ド(先頭コマンドビット群)と同時に与えられる。した がって、メモリチップにおけるチップセレクト信号/C Sと先頭読出データとの時間関係は、メモリコントロー 30 ラ入力部においても識別される。したがって、このチッ プセレクト信号/CSを検出した後、リードレイテンシ CL経過後、データを取込むことにより、読出データを 正確に取込むことができる(メモリコントローラは、リ ードコマンド発行は自身で判別できる)。

35 【0197】なお、書込データの取込が行なわれず、読出データの取込のみを行なう。メモリコントローラにおいて取込まれるデータは、リードコマンド送出時のみならず、通常のメモリチップからの特定情報(モードレジスタ内に格納されたデータ)を読出すときにも行なわれる。

【0198】図34は、この発明の実施の形態6におけるメモリシステムに設けられるメモリコントローラの構成を概略的に示す図である。図34において、このメモリコントローラ35は、返送されたチップセレクト信号// CSを受けるバッファ59kの出力信号に従ってチップセレクト信号の活性化を検出するCS検出回路290を含む。コマンドCMDを伝達する信号線は終端抵抗RaおよびRb等により終端される。このコマンドCMDを伝達する信号線を終端抵抗により終端することにより、

50 り、インピーダンス整合をとり、信号の反射が生じるの

を防止する。これは、またアドレス信号ADDを伝達する信号線についても同様である。

【0199】レイテンシ処理回路62は、送受信制御回路50からの制御信号に従って能動化され、CS検出回路290からのチップセレクト信号活性化指示信号に応答して起動され、エッジ検出回路60からの内部クロック信号に従ってリードレイテンシをカウントし、カウント経過後、データ取込回路63にデータ取込用のクロック信号を与える。このデータ取込回路63の構成は、クロック信号CLKの立上がりエッジおよび立下がりエッジに同期して与えられるデータを取込む回路構成であればよい。

【0200】レイテンシ処理回路62の能動および不能動化は、送受信制御回路50のコマンド生成時において、リードコマンドまたは返送データを要求するコマンド生成時において、このコマンド生成回路からのデータ返送要求コマンド発生に基づいて行なわれる。また、先のたとえば図6に示すコマンド生成回路5bにおいて、返送データが必要なコマンド(リードコマンドまたはモードレジスタ内読出コマンド)の生成時においてレイテンシ処理回路62が能動化される。ただし、モードレジスタの内容読出などにおいては、レイテンシのサイクル数が異なる。この場合、各命令に応じて、レイテンシ処理回路62においてレイテンシ期間が変更されればよい。CS検出回路290がリードコマンド発行時、能動化されてもよい。

【0201】なお、メモリチップCHの構成は、先の実施の形態4の場合と同じである(図29参照)。

【0202】以上のように、この発明の実施の形態6に従えば、データ返送要求を行なう命令の発行時、チップセレクト信号/CSの返送を検出し、その検出に基づいてデータバスを介して与えられるデータを取込むように構成しているため、メモリコントローラの端子数を低減することができ、応じてメモリコントローラのチップ面積を低減することができる。

【0203】[実施の形態7]図35は、この発明の実施の形態7におけるデータ書込時の信号伝搬状況を示す図である。図35において、先の実施の形態6と同様、メモリコントローラからは、クロック信号CLK、/CLK、制御信号/CS、コマンドCMDおよびデータDATが出力される。メモリチップにおいては、データ書込時チップセレクト信号/CSの活性化に応答して与えられたコマンドCMDを取込み、また書込データDATを取込む。メモリコントローラへは、クロック信号CLKおよび/CLKが返送され、また書込データDATが返送される。このメモリコントローラに返送される信号を、クロック信号CLKおよび/CLKおよびデータDATが返送される。このメモリコントローラに返送される信号を、クロック信号CLKおよび/CLKおよびデータDATとすることにより、メモリコントローラの端子数をより低減することができる。

【0204】図36は、この発明の実施の形態でにおけ

るメモリシステムのデータ読出時の信号伝搬状態を示す 図である。図36に示すように、メモリチップは、メモリコントローラから与えられたチップセレクト信号/C Sの活性化に応答してコマンドCMDを取込みデコード し、リードコマンドREADが与えられると、データ読出を行なう。リードコマンドREADが与えられてからリードレイテンシCLが経過後、有効データがクロック信号CLKに同期して出力される。メモリコントローラにおいては、このリードコマンドREADを送出してから有効データが返送されるまでの時間、すなわち時刻も4から時刻も0までの間の時間を、初期状態時に予め設定しておくことにより、リードコマンドREAD発送後、初期設定された所定のクロックサイクル期間TA経過後、返送されたデータの取込を行なう。

15 【0205】図37は、この発明の実施の形態7のメモリコントローラ35の構成を概略的に示す図である。図37において、メモリコントローラ35は、レイテンシ処理回路62が、送受信制御回路50からのコマンドレイテンシ指示信号CMLおよび能動化信号 øenに従っってデータ取込タイミングを設定するデータ取込信号を生成する点が、図34に示すメモリコントローラと異なる。他の構成は、図34に示すメモリコントローラと異なる。他の構成は、図34に示すメモリコントローラと同じであり、対応する部分には同一参照番号を付す。このメモリコントローラ35においては、チップセレクト信号/CSを伝達する信号線は、終端抵抗Rcにより終端される。これにより、チップセレクト信号/CSの信号線端部における反射を防止する。

【0206】レイテンシ処理回路62は、送受信制御回30 路50からの能動化信号 Øenの活性化に応答して活性化され、エッジ検出回路60からのクロック信号CLKeに従ってカウント動作を行ない、そのカウント値が、送受信制御回路50から与えられるコマンドレイテンシ指示信号CMLおよびリードレイテンシCLの和に等しくなると、データ取込用のクロック信号を生成する。

【0207】図38は、図37に示す送受信制御回路50のコマンドレイテンシ設定に関する部分の構成を概略的に示す図である。図38において、送受信制御回路50は、予め定められたダミーコマンドピットパターンを格納するダミーコマンドパターン格納回路291aと、図37に示すデータ取込回路63を介して与えられる2進データとダミーコマンドパターン保持回路291aに格納されたダミーコマンドパターンとの比較を行ない、この比較結果を示す信号を出力する一致検出回路291cと、転送制御回路291bの出力信号に応答して起動されてクロック信号CLKをカウントし、一致検出回路291cからの一致検出指示に応答してカウント動作を停止するカウンタ291dと、このカウンタ291dのカウント値に基づいてコマンドレイデンシを格納するレイテンシ設定回路291eを含む。

【0208】転送制御回路291bは、図6に示す転送 制御回路5 cに相当し、データ返送を要求するコマンド 送出時においては、能動化信号φenを活性化して、レ イテンシ処理回路62を活性化する。ダミーコマンドパ ターン保持回路291aには、予め定められたビットパ ターンが格納される。初期設定時において、転送制御回 路291bの制御の下に、このダミーコマンドパターン が、データバスを介してダミーコマンドパターンとして 送出される。このときデータ送出に並行して、カウンタ 291 dが起動され、カウンタ291 dが、クロック信 号CLKの立上がりおよび立下がりエッジ両者をカウン トする。レイテンシ処理回路62は、転送制御回路29 1 bからの初期設定指示信号 Ø t s t の活性化に応答し て常時取込クロック信号を生成し、データ取込回路63 においてデータ取込動作を実行させる。このデータ取込 回路63から返送されたデータ(受信データ)は、各ク ロック信号CLKの立下がりエッジおよび立上がりエッ ジにおいて一致検出回路291cへ与えられ、そこでダ ミーコマンドパターンと受信データパターンとの比較が 行なわれる。一致検出回路291cにより一致が検出さ れた場合にはカウンタ291dはカウント動作を停止す る。レイテンシ設定回路291eは、この受信データが データ取込回路を介して取込まれ、一致検出回路291 cにより一致検出が行なわれるまでに必要なクロックサ イクル期間 (たとえば1クロックサイクル期間) を考慮 して、カウンタ291dのカウント値に基づいてコマン ドが配線を介して返送されるのに要する時間を算出し て、コマンドレイテンシを設定する。このレイテンシ設 定回路291eにより設定されたコマンドレイテンシC MLが、図37に示すレイテンシ処理回路62へ与えら れる。初期設定時において、各メモリチップのダミーサ イクルが行なわれる初期動作が行なわれてもよい。ダミ ーサイクル時においては、データの読出は行なわれない ため、データバスを用いてダミーコマンドパターンを転 送しても何ら問題は生じない。

【0209】図39は、図37に示すレイテンシ処理回路62の構成を概略的に示す図である。図39において、レイテンシ処理回路62は、転送制御回路291bからの能動化信号øenに応答して起動され、エッジ検出回路60からのクロック信号CLKeをカウントするカウンタ62aと、リードレイテンシCLを保持するリードレイテンシ保持回路62bと、レイテンシ設定回路292bからのコマンドレイテンシCMLとリードレイテンシ処理回路62bからのリードレイテンシCLに従って、実際にデータが転送されるまでに必要なクロックサイクル期間を示す実レイテンシを示すデータを保持回路62cと、カウンタ62aのカウント値と実レイテンシ保持回路62cに保持された実レイテンシとの一致を検出するための一致検出回路62dと、一致検出回路62dの一致検出指示に応答して、

クロック信号CLKeに従って取込クロックCLKsを生成する取込クロック生成回路62eを含む。一致検出回路62aは、また転送制御回路291b(図38参照)からの初期化設定指示信号 øtstの活性化時強制の5 的にその出力信号を一致検出状態に設定する。

【0210】この図39に示すレイテンシ処理回路62 の構成においては、初期設定時においては、一致検出回路62aは、常時、一致検出指示状態にあるため、取込 クロック生成回路62bは、常時取込クロックCLKs を生成し、データ取込回路62にデータ取込動作を行な わせる。

【0211】一方、通常動作モード時においては、転送制御回路291bが、データバス上のデータの取込が必要なときに能動化信号 Øenを活性化し、応じてカウンタ62aのカウント値と実レイテンシ保持回路62cに保持される実レイテンシデータとが一致すると、一致検出回路62aからの出力信号が活性状態となり、取込クロック生成回路62eが取込クロック信号CLKsを生のする。これにより、コマンドレイテンシCMLが示す期間が経過したとき、コマンドが返送された期間に相当し、これは、先の実施の形態5または6におけるチップセレクト信号/CSの返送タイミングと同じであり、この時点からリードレイテンシCLをカウントすることにより、確実に、読出データを取込むことができる。

【0212】なお、取込クロック生成回路62eは、クロック信号CLKが、メモリチップから読出されたデータと同期しているため、90°位相のずれた取込クロック信号CLKsを生成する。これにより、正確に、データが確定した状態で読出データのサンプリングを行なうことができる。

【0213】なお、リードレイテンシ保持回路62bに保持されるリードレイテンシCLは、通常、メモリシステムの初期設定時においてメモリチップ内にリードレイ 55 テンシが初期設定されるため、そのとき併せて設定されてもよい。

【0214】以上のように、この発明の実施の形態7に 従えば、メモリコントローラ内において予めデータ転送 を要求するリードコマンドのようなコマンド送出時、デ 40 一夕返送に要するクロックサイクル期間を内部で検出す るように構成しているため、メモリコントローラの端子 数をより低減することができ、また回路構成も簡略化さ れる。

【0215】[実施の形態8]図40は、この発明の実 45 施の形態8に従うメモリチップの構成を概略的に示す図 である。図40において、メモリチップCHは、ストロ ーブクロック信号QSおよび/QSのエッジを検出して 内部クロック信号を生成するエッジ検出回路66からの クロック信号を遅延するバーニア回路300を含む。ご 50 のバーニア回路300からの遅延ストローブクロック信 号がCMDラッチ67、ADDラッチ68およびDATラッチ69へ与えられる。この図40に示すメモリチップCHの他の構成は、図17に示す構成と同じであり、対応する部分には同一参照番号を付す。

【0216】この図40に示すように、バーニア回路300を用いて、メモリチップCHごとに、遅延量を設定することにより、ストローブクロック信号線とコマンドバス、アドレスバス、およびデータバスの配線の寄生容量および配線抵抗に起因する遅延時間のずれを解消し、メモリチップCHそれぞれにおいて最適なタイミングで、コマンドCMD、アドレスADDおよびデータDATを取込む。これにより、メモリチップCHそれぞれにおいて、ボード上配線などのシステム実装環境により、信号伝搬遅延などが生じても、正確にメモリチップCHそれぞれにおいてデータ等の取込を行なうことができる。

【0217】図41は、図40に示すメモリチップの信号入力部の構成をより具体的に示す図である。図41において、エッジ検出回路66は、差動増幅回路で構成され、ストローブクロック信号QSおよび/QSを差動増幅して相補クロック信号を生成してバーニア回路300へ与える。このバーニア回路300は、初期化制御回路301からのチェックモード指示信号CHKに応答してバーニアチェックモードに入り、初期化制御回路301からのバーニア量調整信号STPに従って、この遅延量を調整する。

【0218】信号入力部は、1ビットの入力信号INに 関連する部分を図41において示す。信号入力部は、入 カ信号INと基準電圧発生回路302からの基準電圧V refを比較する比較回路(差動増幅回路)で構成され るバッファ回路65と、バッファ回路65の出力信号を バーニア回路300からのストローブクロック信号QS Dおよび/QSDに応答して交互に取込む取込回路30 3 a および303bと、ラッチ制御回路304からのラ ッチ指示信号の0およびの2に応答して取込回路303 aの出力信号を交互にラッチするラッチ回路305aお よび305bと、ラッチ制御回路304からのラッチ指 示信号 φ 1 および φ 3 に応答して取込回路 3 0 3 b の出 カ信号を交互にラッチするラッチ回路306aおよび3 06 bを含む。ラッチ制御回路304は、バーニア回路 300からのストローブクロック信号QSDおよび/Q SDに従ってこれらのラッチ指示信号 Ø 0 ~ Ø 3 を生成 する。ラッチ回路305a、305b、306aおよび 306 bは、同一構成を備え、図41 においては、ラッ チ回路305aの構成を代表的に示す。

【0219】ラッチ回路305a、305b、306a および306bの4つが設けられているのは、コマンド CMDおよびアドレスADDは、2クロックサイクルに わたってクロック信号CLKの立上がりエッジおよび立 下がりエッジに同期して与えられるためである。DAT ラッチ69の構成は、先の図19に示す構成と同じである。これらラッチ回路305a、305b、306aおよび306bを用いることにより、メモリチップCH内部で、クロック信号CLKの1クロックサイクル周期で動作する回路を用いて、このクロック信号CLKの2倍の周期で与えられる信号を取込みラッチすることができる。

【0220】すなわち、メモリチップの動作周波数より も高い(2倍)の周波数で信号が入力されてきている場 10 合において、正確に、この高速の信号を取込み、内部動 作を行なうことができる。

【0221】基準電圧発生回路302は、電源ノードに結合される負荷素子(Z)302aと、負荷素子302aと出力ノードの間に接続されかつそのゲートに初期化制御回路301からのアップ指示信号VRUPを受けるpチャネルMOSトランジスタ302bと、接地ノードに結合される負荷素子(Z)302dと、負荷素子302dと出力ノードの間に接続されかつ初期化制御回路301からのダウン指示信号VRDWNをゲートに受ける20nチャネルMOSトランジスタ302cを含む。この基準電圧発生回路302は、この指示信号VRUPおよびVRDWNに応じて、基準電圧Vrefの電圧レベルを調整する。

【0222】初期化制御回路301は、コマンドデコー25 ダから与えられる初期化指示コマンドおよびバーニア調整コマンドに従って、指示信号VRUPおよびVRDWNを活性化するとともに、チェックモード指示信号CHPおよびバーニア設定信号STPを活性化する。

【0223】なお、取込回路303aは、ラッチ回路3 05aおよび305bのラッチタイミングと相補的に取 込動作を行ない、また取込回路303bは、ラッチ回路 306aおよび306bのラッチ動作と相補的に取込動 作を行なう(図19に示すデータ入力回路の動作を参 照)。

35 【0224】基準電圧発生回路302からの基準電圧V refの電圧レベルを変更して、入力バッファ65の出 力信号の取込タイミングを調整することにより、通常動 作モード時において、大きなマージンで入力信号を取込 むことができ、動作を安定させることができる。

40 【0225】図42(A)、(B)は、通常動作モード時における入力信号のマージンを概略的に示す図である。図42(A)、(B)においては、入力信号としてデータDQを示す。パーニア回路300は、エッジ検出回路66からのストローブクロック信号QSおよび/QSDを生成する。取込回路303aおよび303bは、このストローブクロック信号QSDおよび/QSDに従って与えられた信号を取込む。データDQは、メモリコントローラからストローブクロック信号QSおよび/QSに同期して導出される。パーニア回路300にお

いて、このストローブクロック信号を遅延させることに より、基準電圧Vrefに対し、〇印で示すマージンを もって、データDQを取込むことができる。この○印で 示すマージンが十分大きければ、ノイズの影響を受ける ことなく正確にデータの取込を行なうことができる。こ れは、他のコマンドおよびアドレスについても同様であ る。このマージンをできるだけ大きくするために、初期 設定モード時において、図42(B)に示すように、基 準電圧Vrefの電圧レベルを変更する。図42(B) においては、Hレベルに対するマージンを設定するた め、基準電圧Vrefの電圧レベルを上昇させた場合を 示す。この場合、基準電圧Vrefの電圧レベルを上昇 し、データDQに対するマージンを小さくする。このと き併せてバーニア回路300の遅延量を大きくし、スト ローブクロック信号QSDおよび/QSDの遅延量を大 きくする。このストローブクロック信号QSDおよび/ QSDのタイミングが、小さな〇印で表わされるマージ ンを与えるように、このバーニア回路100の遅延量を 設定する。

【0226】このタイミング調整(バーニア回路100の遅延量調整)を、破線で示すように基準電圧Vrefを低下させてLレベルデータについても実行する。

【0227】通常動作モード時においては、このデータDQのHレベルおよびLレベルの中間レベルに基準電圧Vrefが設定される。したがって、通常動作モード時において、データDQのマージンが大きな〇印で示される大きさとなり、ノイズの影響を受けることなく安定にデータの入力を行なうことができる。データDQに限らず、他のコマンドCMD、アドレスADDについても同様である。次に、図43に示すフロー図を参照して、このバーニア回路300のバーニア量設定動作について簡単に説明する。

【0228】まず、メモリコントローラから特定のメモ リチップに対し初期化コマンドを与える。メモリチップ は、この初期化コマンドに従って、基準電圧Vrefお よびバーニアを初期設定する(ステップS1)。次い で、メモリコントローラから、ライトコマンドを与え、 1010…のパターンを有するデータを書込む(ステッ プS2)。次いで、この書込んだデータを読出し、メモ リコントローラにおいて、この読出したデータのパター ンが期待値パターン(1010…)と一致しているか否 かの判定を行なう(ステップS4)。パターンが不一致 の場合には、正確なデータの読出が行なわれていないた め、ストローブタイミングが正しくないため(コマン ド、アドレスおよびデータいずれでもよい)、バーニア 回路300の遅延量を増分する(ステップS5)。この 遅延量を増分した後再びステップS2に戻って、データ の書込および読出のステップを繰返す。

【0229】一方、ステップS4において、読出された データのパターンが期待値パターンと一致している場合 には、基準電圧が複数個用いられている場合には、基準電圧Vrefが最大電圧レベルであるか否かの判定を行なう(ステップS6)。基準電圧Vrefが最大電圧レベルでない場合には、この基準電圧Vrefの電圧レベルを更新する(ステップS7)。この基準電圧Vrefの更新により、マージンを小さくして、再びデータの書込、読出およびパターン一致判別を行なう。一方、ステップS6において、基準電圧Vrefが最大であると判定された場合には、最小マージンでデータの正確な書込10/読出が行なわれているため、この状態における遅延量をパーニア回路100に設定する。

【0230】この図43に示す動作フローを、HレベルデータおよびLレベルデータに対して実行する。すなわち、基準電圧Vrefの電圧レベルの上昇および基準電15 圧Vrefの電圧の低下の下でマージンテストを行なう。これらの動作を、メモリシステムに用いられているメモリチップそれぞれに対して実行する。これにより、大きなマージンで、通常動作モード時において、各メモリチップは与えられた信号を取込むことができる(基準20 電圧Vrefは通常動作モード時、中間電圧レベルに設定されるため)。

【0231】これにより、メモリコントローラから正確なタイミングで、ストローブクロック信号QSおよび/QS、コマンドCMD、アドレスADDおよびデータD25 ATを送出した場合、信号配線の伝搬遅延が異なりスキューが生じる場合においても、各メモリチップCHにおいてそれぞれ最適なタイミングで信号の取込を行なうことができる。

【0232】この図41および図42(A)、(B)に 30 おいて、データDQに対して、マージンを設定している。しかしながら、このコマンドCMDおよびアドレス ADDに対しても同様にマージンが設定されている。コマンドCMDに対するマージン不良の場合、最初のステップにおいて、データの書込/読出が行なわれないた 35 め、読出されたデータバターンが不一致であり、ストローブタイミングが遅延され、コマンドが取込まれてデータの書込/読出が行なわれるようになる。したがって、この図43に示す動作フローにより、コマンドCMD、アドレスADDおよびデータDATに対するマージンを 40 同時に設定することができる。

【0233】図44(A)は、図41に示すバーニア回路300の構成を概略的に示す図である。図44(A)において、バーニア回路300は、チェックモード指示信号CHKと遅延増分指示信号STPとに応答してシフト動作を行なって、タップ信号TAP0~TAPnを生成するタップ回路300aは、タップ回路300aからのタップ信号TAP0~TAPnにより遅延量が設定され、それぞれ、ストロープクロック信号QSおよび/QSを遅延して内部ストロープタイミングクロック信号QSDおよび/QSDを生成する可変遅延回路300bお

よび300cを含む。ストローブクロック信号 QS および/QSは、図40に示すエッジ検出回路 66 から与えられる。

【0234】タップ回路300aは、チェックモード指示信号CHKの活性化時能動化され、遅延増分指示信号STPに従ってそのタップ値をシフト動作により変更する。

【0235】図44 (B) は、図44 (A) に示すタッ プ回路300aの構成を概略的に示す図である。図44 (B) において、タップ回路300aは、チェックモー ド指示信号CHKと遅延増分指示信号STPとを受ける AND回路311と、AND回路311の出力信号を受 けるドライブ回路312と、AND回路311の出力信 号を受けるインバータ313と、インバータ313の出 力信号を受けるドライブ回路314と、ドライブ回路3 12および314の出力信号に従ってシフト動作を行な うシフトレジスタ回路315と、チェックモード指示信 号CHKの活性化に応答してシフトレジスタ回路315 の内部ノードを初期設定する初期化回路310と、シフ トレジスタ回路315の出力信号を、ドライブ回路31 2の出力信号に従って通過させるスイッチ回路316 と、スイッチ回路316を介して与えられる信号をラッ チするラッチ回路317を含む。

【0236】シフトレジスタ315は、複数のラッチ回 路LHO~LH6…と、ラッチ回路LHO~LH6のそ れぞれの間に接続される転送ゲートTX1-TX6と、 ドライブ回路312の出力信号に従って電源電圧Vcc をラッチLH0に伝達する転送ゲートPX0を含む。転 送ゲートTX1、TX3、TX5は、ドライブ回路31 4からの出力信号をゲートに受け、転送ゲートTX0、 TX2、TX4、TX6、…は、ゲートにドライブ回路 312の出力信号を受ける。ラッチLH0およびLH1 がレジスタ回路を構成し、ラッチLH2およびLH3 が、1段のシフトレジスタ回路を構成し、ラッチLH4 およびLH5が、1段のシフトレジスタ回路を構成し、 ラッチLH6および図示しないラッチLH7が、1段の シフトレジスタを構成する。ドライブ回路314の出力 信号がHレベルとなると、それらのシフトレジスタ31 5は、内部でデータの転送を行ない、ドライブ回路31 2の出力信号に従って、隣接レジスタ段へのラッチ信号 の転送が行なわれる。

【0237】スイッチ回路316は、ラッチLH0、LH2、LH4およびLH6それぞれの入力部に設けられるスイッチング素子SW0、SW1、SW2、SW3、…を含む。これらのスイッチング素子SW0~SW3は、ドライブ回路312の出力信号がHレベルとなると導通し、ラッチ回路315のラッチ信号を伝達する。

【0238】ラッチ回路317は、スイッチング素子S W0~SW3それぞれに対応して設けられるラッチLH C0~LHC3と、ラッチLHC0~LHC3の出力信 号を反転するインバータ I V  $0 \sim$  I V 3 を含む。ラッチ L H C  $0 \sim$  L H C 3 からタップ信号 T A P  $0 \sim$  T A P 3 が出力され、インバータ I V  $0 \sim$  I V 3 からタップ信号 / T A P  $0 \sim$  / T A P 3 が出力される。

[0239] この図44(B) に示すタップ回路300 aにおいては、チェックモード時初期化回路310が、 ラッチLH0~LH6の入力ノードを接地電圧レベルに 初期設定する。遅延増分指示信号STPが活性化される と、ドライブ回路312の出力信号がHレベルとなり、

10 転送ゲートTX 0、TX 2、TX 4、TX 6、…が導通し、シフトレジスタ段の入力部へのラッチ信号の転送が行なわれる。最初の状態においては、ラッチLH 0 の出力信号がHレベル、残りのラッチLH 0 ~LH 6 の出力信号はLレベルである。このシフトレジスタ回路 3 1 5 における、レジスタ間へのデータ転送が完了すると、ドライブ回路 3 1 2 の出力信号がLレベルとなり、次いでドライブ回路 3 1 4 の出力信号がHレベルとなり、レジスタ段内において取込んだ信号の転送が行なわれる。

【0240】スイッチ回路316は、このシフトレジス20 夕回路315におけるレジス夕間の転送動作と同期して 導通状態となり、ラッチLHC0~LHC3が、これらの転送回路からのデータをラッチし、タップ信号TAP0、/TAP0~TAP3、/TAP3が生成される。 増分指示信号STPをHレベルへ駆動することにより、

25 シフトレジスタ回路 3 1 5 におけるシフト動作が行なわれ、Hレベルとなるタップ信号の数が増大する。初期状態においてはタップ信号 TAP 0 のみがHレベルであり、次の状態においては、タップ信号 TAP 0 および TAP 1 がHレベルとなる。これにより、可変遅延回路 3 0 0 0 b および 3 0 0 c における遅延量を増加させる。

【0241】図45は、図44(A)に示す可変遅延回路300bおよび300cの構成を示す図である。これらの可変遅延回路300bおよび300cは同じ構成を備えるため、図45においては、1つの可変遅延回路を 代表的に示す。図45において、可変遅延回路は、ノードND0に並列に接続されるバッファ回路BF0~BF3と、バッファBF0~BF3それぞれに対応して設けられるスイッチ回路SG0~SG3は、それぞれゲートにタップ信号TAP0、/TAP1、/TAP2、および/TAP3を受ける。これらのスイッチ回路SG0~SG3は、導通時、対応のバッファ回路BF0~BF3を内部ノードND1に接続する。スイッチ回路SG0~SG3の導通時、バッファ回路BF0~BF3の出力がノードND1にワイヤードオア接続される。

【0242】可変遅延回路はさらに、ノードND1に並列に接続されるバッファ回路BF4~BF7と、ノードND2に並列に接続されるバッファ回路BF8—BF1 1と、バッファ回路BF4~BF7それぞれに対応して 設けられるスイッチ回路SG4~SG7と、バッファ回 路BF8-BF11それぞれに対応して設けられるスイッチ回路SG8-SG11を含む。スイッチ回路SG4およびSG8は、タップ信号TAP0を受ける。スイッチ回路SG5-SG7は、それぞれ制御ノードに、タップ信号/TAP5、/TAP6および/TAP7を受ける。スイッチ回路SG9-SG11は、それぞれの制御ノードにタップ信号/TAP9-/TAP11を受ける。スイッチ回路SG4-SG7の導通時、バッファ回路BF4-BF7がノードND2にワイヤードオア接続され、スイッチ回路SG8-SG11の導通時、バッファ回路BF8-BF11がノードND3にワイヤードオア接続される。

【0243】可変遅延回路は、さらに、タップ信号TAP4と/TAP8を受けるAND回路AN3と、ノードND1の信号とタップ信号/TAP4を受けるAND回路AN3の出力信号を受けるAND回路AN1と、ノードND3の出力信号を受けるAND回路AN1と、ノードND3の信号とタップ信号TAP8を受けるAND回路AN2と、タップ信号/TAP4がHレベルのとき導通し、AND回路AN0の出力信号を出力ノードへ伝達するスイッチ回路SG12と、AND回路AN3の出力信号で出力ノードに伝達するスイッチ回路SG12と、タップ信号TAP8のHレベルのとき導通し、AND回路AN1の出力信号を出力ノードに伝達するスイッチ回路SG12と、タップ信号TAP8のHレベルのとき導通し、AND回路AN2の出力信号を出力ノードで伝達するスイッチ回路SG13を含む。

【0244】図44 (B) に示すように、タップ回路3 00 aは、増分指示信号STPが活性化されるごとに、 Hレベルとなるタップ信号の数を増分する。初期状態時 において、タップ信号TAPOがHレベルである。残り のタップ信号TAP1-TAP11はLレベルであり、 したがって、タップ信号/TAP1-/TAP11は、 すべてHレベルである。したがって初期状態において は、スイッチ回路SG0-SG11が導通状態にあり、 バッファ回路BF0-BF3の出力信号がノードND1 に並列に伝達され、バッファ回路BF4の出力信号がノ ードND2に並列に伝達され、バッファ回路BF8-B F11の出力信号がノードND3に並列に接続される。 初期状態時においては、AND回路AN3の出力信号は Lレベルであり、またタップ信号TAP8もLレベルで ある。したがって、AND回路ANOが能動化され、ま たスイッチ回路SG12が導通状態となり、ノードND 1の信号が伝達されて、クロック信号QSDが生成され る。この状態においては、ノードND1は、4つのバッ ファ回路BF0-BF3により駆動されるため、これら のバッファ回路BF0-BF3の出力信号に従ってスト ローブクロック信号QSDの遅延時間が決定される。こ の場合、ノードND1には、バッファ回路BF0-BF 3がワイヤードオア接続されるため最も遅延時間が短い 状態である。

【0245】増分指示信号STPが活性化されると、図44(B)に示すタップ回路においてシフト動作が行なわれ、タップ信号TAPOおよびTAP1がともにHレベルとなる。応じてタップ信号/TAP1がLレベルと05なり、スイッチ回路SG1が非導通状態となる。この状態においては、バッファ回路BF0、BF2およびBF3により、ノードND1が駆動されるため、遅延時間が長くなる。

【0246】次いで、増分指示信号STPがHレベルと 10 なり、タップ信号TAP0-TAP2がHレベルとなる と、スイッチ回路SG1およびSG2が非導通状態とな り、ノードND1が、パッファ回路BF0およびBF3 により駆動されるため、遅延回路がまた長くなる。

【0247】さらに増分指示信号STPがHレベルとな 3と、タップ信号TAP0-TAP3がHレベルとな る。したがって、この状態においては、スイッチ回路SG1-SG3が非導通状態となり、ノードND1がバッファ回路BF0により駆動される。したがって、遅延期 間は、このバッファ回路BF0の有する遅延時間により 決定される。

【0248】さらに、遅延動作が進み、タップ信号TAP0-TAP4がHレベルとなると、補のタップ信号/TAP4がLレベルとなり、AND回路AN0の出力信号がLレベルとなり、またスイッチ回路SG12が非導25 通状態となる。したがって、この状態においては、タップ信号/TAP5-/TAP7はHレベルであるため、バッファ回路BF0とバッファ回路BF4-BF7により、ノードND2が駆動され、この遅延時間がバッファ回路BF0が与える遅延時間よりも長くなる。

 30 【0249】以降、同様の動作を行なって、タップ信号 TAP0~/TAP7がHレベルとなると、スイッチ回 路SG5-SG7が非導通状態となり、ノードND2 は、バッファ回路BF0およびBF4により駆動される ため、ストローブクロック信号QSDの有する遅延時間 はバッファ回路BF0およびBF4の有する遅延時間に より決定される(AND回路AN1およびスイッチ回路 SG2における伝搬遅延は考慮していない)。

【0250】さらに、遅延増分動作が行なわれ、タップ信号TAP8がHレベルとなると、補のタップ指示信号40 /TAP8がLレベルとなり、AND回路AN3の出力信号がLレベルとなり、またスイッチ回路SG12が非導通状態となる。一方、AND回路AN2が能動化され、ノードND3の信号に従ってストローブクロック信号QSDを生成する。このタップ信号TAP8がHレベルのときには、ノードND3へは、ストローブクロック信号QSがバッファ回路BF0、BF4を介してノードND2へ伝達され、さらにこのノードND2の信号に従ってバッファ回路BF8-BF11により駆動されてノードND3により伝達される。したがって、このバッファ回路BF8-BF11の遅延時間がさらに追加され

る。

【0251】タップ信号TAP9がHレベルとなると、スイッチ回路SG9が非導通状態となり、ノードND3を駆動するバッファ回路の数が低減され、遅延時間が増大する。最終的にタップ信号TAP0-TAP11がすべてHレベルとなると、スイッチ回路SG9-SG11が非導通状態となり、ノードND3は、バッファ回路BF0、BF4およびBF8により駆動される。したがって、この状態においては、遅延時間が最も大きな状態となる。

【0252】図45に示す可変遅延回路を利用することにより、タップ回路の出力するタップ信号に従って遅延時間を調整することができる。

【0253】なお、タップ信号の数は、図45に示す数に限定されず、必要とされる遅延時間の量に応じて適当に定められればよく、また可変遅延回路においてもノード間に並列に接続されるバッファ回路の数は任意である。

【0254】 [変更例] 図43に示す動作フローにおいては、基準電圧Vrefoレベルを変化させて、データの取込が行なわれなくなったときの遅延時間をバーニアに設定している。この図43に示す構成において、パターンの一致開始時における遅延時間とパターン一致完了時における遅延時間の1/2の時間を、バーニア量に設定してもよい。

【0255】図46は、この発明の実施の形態7のメモリチップの遅延量設定フローの変更例を示す図である。図46においては、基準電圧のレベルは、1段階である。これは、最小マージンが予め定められているため、そのマージンに合うように基準電圧Vrefの電圧レベルを決定する。

【0256】図46において、また、初期化コマンドが与えられると、基準電圧Vrefおよびバーニア回路の初期設定が行なわれる(ステップS10)。この初期設定時において基準電圧Vrefが、予め定められた電圧レベルに変更される(ここで、基準電圧Vrefは、1つのレベルの場合を想定する)。バーニア回路の初期設定時において、先の図45に示すタップ信号TAP0がHレベルに設定され、残りのタップ信号TAP1-TAP11は、Lレベルに保持される。

【0257】次いで、10…パターンを有するデータの 書込が行なわれる(ステップS11)。この書込が完了 すると、データの読出が行なわれる(ステップS1 2)。このデータの読出が行なわれた後、メモリコント ローラにおいては、読出したデータパターンが書込んだ データのパターン(1010…)と同じであるか否かの 判定が行なわれる(ステップS13)。メモリコントロ ーラにおいては、このパターンが一致している場合にお いて、初めて、正確にデータの書込/読出が行なわれた か否かの判定が行なわれる(ステップS14)。初めて バターンの一致が検出された場合には、このときのタップ値を保持するように、メモリチップへ指示が与えられる(コマンドを介して)。メモリチップにおいては、このタップ保持コマンドに従って、このときのラッチに保05 持されているタップ値を退避させる(ステップS1

5)。このとき、また、メモリコントローラから、遅延を増分するためのコマンドが与えられ、増分指示信号STPが活性化され、遅延量が増分される(ステップS16)。次いで、再びステップS11に戻り、メモリコン10トローラからの書込コマンドに従って1010・・・バターンを有するデータの書込を行なうステップS11以降のステップが繰返される。

【0258】一方、パターンの一致が連続して検出されている場合には、正確にデータの書込/読出が行なわれている状態であり、メモリコントローラは、単に、メモリチップに対し遅延増分を行なうコマンドを与える(ステップS16)。

【0259】一方、ステップS13において、パターンの一致が検出されない場合、このパターン不一致は、連20 続して検出されたか否かの判定が行なわれる(ステップS17)。パターン不一致が連続している場合には、まだ正確に、データの書込/読出が行なわれていない状態であり、ストローブタイミングがずれている状態を示す。したがって、この場合において、メモリコントロー25 ラは、単に、遅延増分を行なうコマンドを与える(ステップS16)。以降再び、ステップS11からの動作が行われる

【0260】一方、ステップS17において、不一致が 連続していないと判定された場合には、パターン一致か 30 らパターン不一致の状態へ移行した状態であるため、こ れ以上遅延時間を増分しても、パターンの不一致が検出 されるだけである。したがって、この状態においては、 そのときのタップ値を保持するとともに、遅延量を算出 するコマンドが与えられる(ステップS18およびS1 35 9)。この遅延量算出コマンドが与えられると、メモリ チップにおいては、ステップS15において退避された 最初のタップ値と、このステップS18において与えら れたタップ値との平均値により、バーニア回路の遅延時 間が算出されてラッチ回路にセットされる(ステップS 40 20)。これは、単にステップS15におけるHレベル のタップ信号のうちの最大番号のタップ信号とステップ S18におけるタップ信号の最大タップ信号の番号の算 術平均値を有するタップ番号までのタップ信号をHレベ ルに設定することにより行なわれる。

45 【0261】この図46に示す動作により、マージンの 最も大きいタイミングに、ストローブタイミングを設定 することができる。

【0262】なお、図41に示す構成においては、基準 電圧発生回路102は、メモリチップ内に設けられてい 50 る。しかしながら、この基準電圧発生回路42は、メモ リコントローラ内に設けられており、メモリコントロー ラから、各メモリチップに共通に基準電圧が供給される 構成が用いられてもよい。

【0263】以上のようにして、メモリチップにおいて、最適なタイミングで信号(コマンド、アドレス、およびデータ)の取込を行なうことができる。

【0264】図47は、この発明の実施の形態7に従うメモリコントローラ35の構成を概略的に示す図である。図47に示すメモリコントローラは、図16に示すメモリコントローラと、以下の点において異なっている。すなわち、データ取込回路63へは、レイテンシ処理回路62の出力クロック信号を遅延するバーニア回路320を介して取込クロック信号が与えられる。他の構成は図16に示す構成と同じであり、対応する部分には同一参照番号を付す。

【0265】この図47に示すメモリコントローラ35においては、ストローブクロック信号QSおよび/QSとデータDATの位相差に応じて、データ取込回路63における取込タイミングの調整が行なわれる。

【0266】このバーニア回路320は、単に、送出路から送出されるストローブクロック信号QSおよび/QSとデータDATの返送時における位相差を算出し、その位相差に基づいてバーニア回路320にメモリチップ共通に遅延時間が設定されてもよい。すなわち、配線におけるストローブクロック信号QSおよび/QSとデータDATの位相差は、メモリチップから読出されるときのデータとストローブクロック信号QSの位相差の最大値を示す。したがって、この最大遅延時間をバーニア回路120に設定することにより、メモリチップに対し正確にデータの取込を行なうことができる。

【0267】これは、また、メモリチップそれぞれと、ストローブクロック信号QSおよび/QSとデータDATの位相差を初期モード時において検出し、最悪ケースの位相差に応じて、このバーニア回路120の遅延量が設定されてもよい。

【0268】また、さらに、図48に示すように、送受信遅延回路50において、メモリチップそれぞれに対し、バーニア回路120の遅延量が設定されてもよい。【0269】図48において、送受信制御回路50は、チップ番号CH#1~CH#nそれぞれに対応してタップ値TAP#1~TAP#nを格納するメモリ回路325を含む。チップ番号CH#1~CH#nは、このメモリシステムにおける各チップのアドレスにより決定される。タップ値データTAP#1~TAP#nは、メモリチップにそれぞれ格納されたタップ値情報を読出し、このメモリチップそれぞれからのタップ情報の読出は、メモリチップそれぞれからのタップ情報の読出は、メモリコントローラから、特定のユマッドを各メモリチップへ与えることにより行なわれる。

【0270】図49は、このタップ値TAP#1~TA

P#nを算出するための構成を概略的に示す図である。 図49においては、メモリチップにおける1つのメモリ チップCH井を代表的に示す。メモリチップCH井は、 信号取込時におけるタイミング遅延値として、タップ値 05 TAP (図45におけるタップ信号TAP0-TAP1 1)を格納している。このタップ値情報は、メモリチッ プCH#におけるストローブクロック信号QSとデータ DATの位相差に相当する。メモリコントローラにおい ては、このメモリシステムの配線におけるストローブク 10 ロック信号QSとデータDATの位相差(遅延時間) T dを検出して格納する。メモリコントローラは、このメ モリチップCH#からタップ情報TAPを読出し、メモ リチップCH#からメモリコントローラ入力部までのス トローブクロック信号QSとデータDATの位相差を算 15 出する。これは、単に、全遅延時間Tdからメモリチッ プCH#における遅延時間tsを減算することにより求 められる。

【0271】図50は、メモリコントローラに含まれるタップ算出部の構成を概略的に示す図である。図50に20 おいて、タップ算出部は、メモリコントローラの出力部から送出されたストローブクロック信号QSおよびデータDATを受け、これらのストローブクロック信号QSおよびデータDATの位相差を検出する位相差検出回路425と、位相差検出回路425の検出位相差(Td)とメモリチップの遅延時間(メモリチップのタップ値) tsとに基づいて、各メモリチップに対するタップ値TAP#を算出して、記憶回路325に格納するタップ算出回路426を含む。この位相差検出回路425は、メモリシステムにおける配線を周回するストローブクロック信号QSおよびデータDATの位相差を検出する。これにより、メモリシステムの全配線長にわたる遅延時間を算出する。

【0272】図51は、図50に示す位相差検出回路4 25の構成の一例を示す図である。図51において、位 35 相差検出回路 4 2 5 は、バッファ回路 5 9 c (またはエ ッジ検出回路) からのストローブクロック信号QSの立 上がりに応答してカウントし、カウント信号CNTを出 力するカウンタ430と、バッファ回路59cからのス トローブクロック信号QSの立下がりに応答してワンシ 40 ヨットのパルス信号を発生するワンショットパルス発生 回路431と、バッファ回路59iからのデータ信号D ATの立下がりに応答してワンショットのパルス信号を 発生するワンショットパルス発生回路432と、カウン タ430からのカウント信号CNTの活性化時導通し、 45 ワンショットパルス発生回路 431 および 432 の出力 信号をそれぞれ伝達するスイッチ回路433および43 4と、スイッチ回路433を介して与えられるパルス信 の活性化時リセットされるセット/リセットフリップフ 50 ロップ435と、バルス信号 ØPBの活性化に応答して

セットされかつパルス信号 ØPAの活性化に応答してリセットされるセット/リセットフリップフロップ436と、セット/リセットフリップフロップ435の出力/Qからの信号に応答して導通し、ノード437を充電するpチャネルMOSトランジスタ438と、セット/リセットフリップフロップ436の出力Qからの信号に応答して導通し、ノード437を放電するnチャネルMOSトランジスタ439と、ノード437とノード443の間に接続される抵抗素子441と、ノード443と接地ノードの間に接続される容量素子442を含む。

【0273】カウンタ430は、このバッファ回路59 cからのストローブクロック信号QSの立上がりに応答してカウント信号CNTをHレベルに立上げ、かつ次のストローブクロック信号QSの立上がりに応答してそのカウント信号CNTをLレベルに立下げる。したがって、このカウンタ430は、ストローブクロック信号QSが最初に与えられたクロックサイクル期間カウント信号CNTをHレベルに保持する。スイッチ回路433および434は、このカウント信号CNTがHレベルのときに導通する。

【0274】セット/リセットフリップフロップ435は、セット/リセットフリップフロップ436の出力Qからの信号をクリア入力CLRに受け、セット/リセットフリップフロップ436は、セット/リセットフリップフロップ435の出力Qからの信号をクリア入力CLRに受ける。セット/リセットフリップフロップ435および436は、クリア入力CLRにHレベルの信号が与えられたとき、リセット状態に保持され、セット入力Sに活性化信号が与えられても、リセット状態を保持する。

【0275】抵抗素子441および容量素子442は、 遅延回路を構成し、そのノード443は、抵抗素子44 1の抵抗値Rおよび容量素子442の容量値Cに応じて 緩やかに充放電される。

【0276】この位相差検出回路425は、さらに、リ セット信号RSTの活性化時導通し、ノード437を接 地電圧レベルに放電するnチャネルMOSトランジスタ 444と、プリチャージ指示信号/PRGの活性化時導 通し、ノード437を基準電圧VRFレベルに充電する pチャネルMOSトランジスタ445と、ノード443 の電圧をデジタル情報に変換するA/Dコンパータ44 6を含む。このA/Dコンバータ446から、位相差が 示す時間 (タップ情報) Tdが出力される。基準電圧V RFは、中間電圧Vccレベルである。容量素子442 および抵抗素子441の充放電速度(RC定数)は、適 当な値に定められ、最大位相差時において、容量素子4 4 2 が電源電圧レベルまたは接地電圧レベルに充電また は放電されるように設定される。次に、この図51に示 す位相差検出回路の動作を図52および図53を参照し て説明する。

【0277】図52は、データ信号DATsの位相がストローブクロック信号QSよりも遅れている場合の動作を示す信号波形図である。

【0278】初期化コマンド送出時において、リセット 05 信号RSTが活性化され、ノード437が接地電圧レベルに放電されて初期化が行なわれる。次いでプリチャージ指示信号/PRGが所定時間Lレベルとなり、ノード437を中間電圧VRFレベルに充電する。

【0279】次いで、送受信制御回路50の制御の下10に、ストローブクロック信号QSおよびデータ信号DATsが位相を揃えて送出される。このメモリコントローラから送出されたストローブクロック信号QSおよびデータ信号DATsがメモリコントローラに返送されると、図52に示すように、ストローブクロック信号QSの位相が、データ信号DATよりも進んでいる。このストローブクロック信号QSの立上がりに応答して、カウンタ430がカウント動作を行ない、そのカウント信号CNTをHレベルに駆動する。応じて、スイッチ回路433および434が導通状態となる。

20 【0280】ストローブクロック信号QSがLレベルとなると、ワンショットバルス発生回路431が、ワンショットバルス発生回路433を介してバルス信号 ØPAが所定期間Hレベルとなり、セット/リセットフリップフロップ435がセットされ、その出力/Qからの信号がLレベルとなり、pチャネルMOSトランジスタ438が導通し、ノード437を充電する。このノード437への充電電流が抵抗素子441を介して容量素子442に伝達され、ノード443の電圧レベルがプリチャージされた基準電圧VRFの電圧から上昇30 する。

【0281】次いで、データ信号DATsが到達すると、ワンショットパルス発生回路432がこのデータ信号DATsの立下がりに応答してワンショットのパルス信号を生成し、スイッチ回路434からのパルス信号を生成し、スイッチ回路434からのパルス信号をPBが所定期間Hレベルとなる。応じてセット/リセットフリップフロップ435がリセットされ、MOSトランジスタ438が非導通状態となり、容量素子442の充電動作が完了する。一方、セット/リセットフリップフロップ436は、セット/リセットフリップフロップ436は、セット/リセットフリップフロップ435の出力Qからの信号によりクリア状態に設定されており、パルス信号のPBが与えられても、その出力Qからの信号はLレベルを維持する。

【0282】次にストローブクロック信号QSがHレベルに立上がると、カウンタ430がカウント動作を行ない、そのカウント信号CNTをLレベルへ立下げ、スイッチ回路433および434が非導通状態となる。これにより、ワンショットパルス発生回路431および432からのパルス信号の伝達は停止される。したがって、ノード443においては、ストローブクロック信号QSとデータ信号DATsの位相差に応じた情報が保持され

る。このノード443の電圧とA/Dコンバータ446 によりデジタル情報に変換する。

【0283】このノード434の電圧振幅が小さい場合には、ノード443とA/Dコンバータ446の間に増幅器が設けられてもよい。

【0284】次に、図53を参照して、データ信号DA Tsの位相がストローブクロック信号QSの位相よりも 進んでいる場合の動作について説明する。まずデータ信 号DATsがHレベルに立上がり、次いでストローブク ロック信号QSがHレベルに立上がる。ここで、データ 信号DATsは、ストローブクロック信号QSに合わせ て、「1010…」のパターンで送出されている。スト ローブクロック信号QSの立上がりに応答してカウンタ 430からのカウント信号CNTがHレベルとなり、ス イッチ回路433および434が導通する。このカウン ト信号CNTがHレベルとなると、次いでデータ信号D ATSがLレベルに立下がり(データパターンが101 0)、パルス信号 o P B が H レベルとなり、セット/リ セットフリップフロップ436がセットされ、MOSト ランジスタ439が導通する。これにより、ノード44 3の電圧レベルが、緩やかに低下する。次いでストロー ブクロック信号QSがLレベルに立下がると、パルス信 フロップ436がリセットされ、MOSトランジスタ4 39が非導通状態となる。セット/リセットフリップフ ロップ435は、そのクリア入力CLRにセット/リセ ットフリップフロップ436の出力Qの信号を受けてお Aによるセットが禁止される。

【0285】続いて、ストローブクロック信号QSがHレベルとなると、カウント信号CNTがLレベルとなり、スイッチ回路433および434が非導通状態となり、以降のパルス信号の伝達は禁止される。これにより、ノード443には、データ信号DATsとストローブクロック信号QSの位相差に応じた電圧が保持される。

【0286】なお、図52および図53に示す動作においては、カウント信号CNTはストローブクロック信号QSの1クロックサイクル期間Hレベルに保持される。これは、データ信号DATsとストローブクロック信号QSの位相差の最大値がストローブクロック信号QSの半サイクルである場合を想定している。このストローブクロック信号QSとデータ信号DATの位相差がストローブクロック信号QSの半サイクル以上の場合には、カウンタ430のカウント期間を長くすればよい。また、たとえば、メモリシステムにおいてメモリコントローラに最も近いメモリチップにおけるタップ情報に基づいて、全配線にわたる遅延量を推定し、その推定値に基づいて、カウント値が設定されてもよい。

【0287】また、メモリコントローラにおいて、デー

タ信号DATsとストローブクロック信号の位相の一致 /不一致を検出する構成が用いられてもよい。この場合、メモリコントローラ信号送出部においては、ストローブクロック信号QSとデータ信号DATの位相を、メ 05 モリコントローラ信号入力部において一致が検出されるまで遅らせて送出する。その送出部における遅延量に基づいて、全配線長にわたる位相差が検出される構成が用いられてもよい。

【0288】また、データ信号DATsは、データDA 10 Tの全ピットのORをとった信号であってもよい。最も 遅いデータ信号に応じてパルス信号を生成することがで き、正確なデータの取込を行なうことができる。

【0289】また、メモリチップから送出されるストローブクロック信号QSとデータDATとを用い、各メモリチップに対して、バーニア量を実際に検出するように構成されてもよい。各メモリチップに対し、正確にデータの取込が行なわれるバーニア量の最大値および最小値の平均値を各メモリチップに対するバーニア量(遅延量)として設定する。この場合、メモリチップに対して20送出されるデータパターンを、たとえば「1010」のような既知のパターンを有するデータを書込み、次いで読出し、メモリコントローラにより、この受信データのパターンの一致/不一致を判定することにより、正確にデータの取込が行なわれたかを判定する。

25 【0290】[変更例] 図54は、この発明の実施の形態8の変更例の構成を概略的に示す図である。図54においては、CMDラッチ67、ADDラッチ68、およびDATラッチ69それぞれに対して、バーニア回路300c、300aおよび300dが設けられる。また、30 これらのバーニア回路300c、300aおよび300dのバーニア量(遅延量)を設定するために、初期化制御回路450が設けられる。他の構成は図29に示す構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。

35 【0291】配線それぞれにおける伝搬遅延が異なる場合、メモリチップCH内で、これらのコマンドCMD、アドレスADDおよびデータDATそれぞれに対し、ストローブクロック信号QSおよび/QSのエッジに対する遅延量を調整する。これにより、より正確な信号の取40 込を行なうことができる。

【0292】図55は、図54に示す初期化制御回路450の構成を概略的に示す図である。図55において、初期化制御回路450は、選択信号のSELに従って、メモリ回路(図54には図示せず)から読出されたデー45 夕RDAT、CMDラッチ67から与えられる内部コマンドCMDiおよびADDラッチ68から与えられる内部アドレス信号ADDiのいずれかを選択してDATラッチ75へ与える選択回路451と、CMDデコーダ70からの動作モード指示信号に従って選択回路451の接続と切換える転送制御回路452を含む。この転送制

御回路 452 は、また、レイテンシ処理回路 74 へ、活性化信号  $\phi$  c 1 e n を与える。

【0293】転送制御回路452は、初期化時、選択信 号のSELを内部コマンド信号CMDiを選択する状態 に設定する。転送制御回路452は、この初期化時、ま た、レイテンシ処理回路74と、常時活性状態とする。 【0294】したがって、メモリシステム立上げ時また はポード実装時などの初期化時に、選択回路451は、 内部コマンド信号CMDiを選択してDATラッチ75 へ与える。CMDラッチ67は、バーニア回路300c の出力信号に従って、バッファ65b~65fを介して 与えられるコマンドCMDをラッチする。転送制御回路 452は、このストローブクロック信号QSが与えられ ると所定クロックサイクル経過後 (たとえば1クロック サイクル経過後) レイテンシ処理回路74に対する活性 化信号φclenを強制的に活性状態とし、DATラッ チ75に内部コマンド信号CMDiをラッチさせ、次い でバッファ回路77a~77dを介してデータバス上に 伝達する。

【0295】メモリコントローラにおいては、このコマ ンドCMDの返送後、所定クロックサイクル経過時にお いて、データバスを介して与えられるコマンド信号を取 込み、この返送されたコマンド(または送出したコマン ド)と取込んだコマンドの一致/不一致を判定する。こ の動作を、バーニア回路300cのバーニア量(遅延 量)を変更して繰返し行ない、このメモリチップCHに おけるコマンド取込のためのバーニア回路300cの遅 延量の最適値を決定する (コマンド信号の正常取込まれ るときのバーニア量の最大および最小の算術平均値)を 生成する。メモリコントローラから、そのメモリチップ CHに対し、設定タップ値を送出する構成が用いられれ ばよい。またこれに代えて、正常コマンド取込時におい ては、CMDデコーダ70が正確にコマンドCMDを受 けてデコード動作をするため、このCMDデコーダ70 の制御の下に、バーニア回路300cの正常取込値の遅 延量の最大および最小値を退避する回路を設け、この退 避した最大および最小値に基づいてバーニア回路300 cの最適値が設定されてもよい。

【0296】コマンドCMDに対するバーニア回路300cの遅延量が設定された後、アドレス信号ADDに対するバーニア回路300aの遅延量を調整する。この場合、コマンドCMDが正確に取込まれているため、CMDデコーダ70からの切換指示に応答して、転送制御回路452が選択信号のSELを変化させて、選択回路451に内部アドレス信号ADDiを選択させる。転送制御回路452は、また、この状態で、ストローブクロック信号QSが与えられると、レイテンシ処理回路活性化信号のclenを活性化し、DATラッチ75およびバッファ回路77a一77d(図54参照)を介してデータバスへ、この取込んだアドレス信号を返送する。メモ

リコントローラにおいては、再び、このアドレス信号に対し同様の、判定動作を繰返し、メモリチップCHのアドレス信号に対するバーニア回路300aの最適遅延量を設定する。アドレス信号ADDに対するバーニア回路05300aの遅延時間が設定された後、再び、メモリコントローラがコマンドを発生し、転送制御回路452に、読出データRDATを選択させる指令を与える。転送制御回路452は、また、この読出データ選択指示に応答して、レイテンシ処理回路74を、メモリ回路からのリロドコマンドにより活性化される読出活性化信号に従って活性化される状態に設定する。

【0297】このデータDATについては、メモリコントローラから所定のパターンを有するデータの書込が行なわれ、次いで読出コマンドが与えられ、書込まれたデータが読出される。この場合においては、読出データRDATがDATラッチ75を介してデータバスに伝達される。メモリコントローラにおいては、この返送されたデータが所定のデータパターンを有しているか否かを判定し、データに対するバーニア回路300dの遅延量を20設定する。

【0298】また、この初期化時においては、データDATに対しても、DATラッチ69のラッチデータが、 読出データRDATに代えて選択される構成が用いられてもよい。

25 【0299】メモリコントローラにおいては、データに 対する遅延量がこのバーニア回路に設定される。このと き、メモリチップCHからは、ストローブクロック信号 QSおよび/QSは返送されない。したがって、メモリ コントローラは、メモリチップCHにおいてデータに対 するバーニア回路300dに設定された遅延時間に基づ いて、各メモリチップCHに対するバーニア回路の遅延 時間が設定される。

【0300】なお、初期設定時において、メモリコントローラにおいては、配線全周にわたる信号伝搬の遅延時間差に基づいて、メモリチップCHの最大遅延時間の最悪ケースに基づいて、与えられた信号の取込が行なわれればよい。

【0301】以上のように、この発明の実施の形態8に従えば、メモリチップそれぞれにおいて、入力信号を取40 込むタイミングを調整するためのバーニア回路を設けているため、配線の寄生容量および寄生抵抗の相違に基づく信号間スキューが生じても、メモリチップぞれぞれにおいて正確に与えられた信号を取込み、指定された動作を行なうことができる。

- 45 【0302】 [その他の適用例] メモリシステムにおいて用いられるメモリチップは、クロック信号に同期して動作する半導体記憶装置であればよく、DRAMの他に、SRAM (スタック・ランダム・アクセス・メモリ) および不揮発性半導体記憶装置であってもよい。
- 50 【0303】また、メモリコントローラは、プロセッサ

であってもよい。

[0304]

【発明の効果】以上のように、この発明に従えば、一方 方向にのみ信号を伝送して複数のメモリチップへ伝達す るように構成しているため、各メモリチップに対する応 答の時間のばらつきが生じることがなく、高速動作する メモリシステムを構築することができる。

【0305】請求項1に係る発明に従えば、第1のポートと第2のポートとの間に一方方向に信号を伝達する第1の信号バスを設け、この第1の信号バスに並列に第1の個別メモリ素子を複数個並列に接続しているため、各個別メモリ素子に対する信号伝搬時間が同じとなり、応答のばらつきを考慮する必要がなく、高速動作するメモリシステムを構築することができる。

【0306】請求項2に係る発明に従えば、請求項1のメモリシステムにおいて、第1および第2のポートをそれぞれ、入力端子および出力端子に結合しているため、簡易な構成のメモリシステムを容易に構築することができる。

【0307】請求項3に係る発明に従えば、請求項1の 第1の信号バスに、複数の第1の個別メモリ素子に対す る動作サイクルを決定するクロック信号を伝達するクロック信号線を設けているため、各個別メモリ素子を、クロック信号に同期して動作させることができ、高速のデータ転送が可能となる。

【0308】請求項4に係る発明に従えば、コマンド、データおよび両者の取込タイミングを与えるストローブクロック信号を伝達しているため、正確にデータおよびコマンドを取込むことができる。

【0309】請求項5に係る発明に従えば、請求項1のメモリシステムにおいて、第1のポートに、送信機能を有する送信ユニットを設け、第2のポートに、受信機能を有する受信ユニットを設けているため、容易に第1の信号バスに沿って一方方向に信号を伝送することができ、また送信ユニットから選択メモリチップへの信号伝搬時間および選択メモリ素子から受信ユニットまでの信号伝搬時間の和をそれぞれのメモリ素子について同一とすることができ、タイミングスキューを考慮する必要がなく、高速動作するメモリシステムを容易に構築することができる。

【0310】請求項6に係る発明に従えば、請求項1のメモリシステムにおいて、複数の第1の個別メモリ素子が同一ベース基板上に配置されており、容易にモジュール化することができる。

【0311】請求項7に係る発明に従えば、請求項1のメモリシステムにおいて、複数の第1の個別メモリ素子がモジュール化され、このモジュールが複数個第1および第2のポートが順次接続されるようにカスケード接続されているため、必要な記憶容量を有するメモリシステムを容易に構築することができる。

【0312】請求項8に係る発明に従えば、ベース基板の表面および裏面に信号バスを連続的に配設し、この信号バスに個別メモリ素子を並列に接続しているため、ベース基板の一方側に入力ポートおよび出力ポートを配置することができ、処理システムのバスのレイアウトが容易となる。また、モジュールとして用いる場合においても、一方側にのみソケットを形成するだけでよく、メモリシステムの使い勝手が改善される。

【0313】請求項9に係る発明に従えば、請求項8の 10 メモリシステムにおいて、第1のポートに、送信機能を 有する送信ユニットを設け、ベース基板に貫通孔を介し て表面および裏面に配設されたバス配線を連続的に配設 し、この裏面に受信機能を有する受信ユニットを配設し ているため、メモリシステムの占有面積が低減されると 15 ともに、送受信ユニットがベース基板の一方側にのみ配 設されるため、処理システム構築が容易となる。

【0314】請求項10に係る発明に従えば、請求項8のメモリシステムにおいて、ベース基板の表面に、送信機能および受信機能両者を有する送受信ユニットを設け、信号バスを、表面から貫通孔を介して裏面に連続的に延在するように配設し、かつこの信号配線を、裏面を延在させた後貫通孔を介してベース基板裏面から表面へ取出し、送受信ユニットの受信部へ結合するように構成しているため、ベース基板の一方表面にのみ送受信機能を有する装置を配置することができ、送信ユニットおよび受信ユニットを別々に設ける必要がなく、コントローラのピン数が低減され、また従来のメモリシステムの互換性を保持することができる。また、送信ユニットおよび受信ユニットを別々に設ける必要がなく、システム構の成が簡略化される。

【0315】請求項11に係る発明に従えば、ベース基 板の第1および第2の表面に連続的に信号配線を配設 し、この信号配線に複数の個別メモリ素子を並列に結合 し、制御ユニットから選択個別メモリ素子に対する配線 35 長さとこの選択個別メモリ素子から制御ユニットまでの 一方方向における配線長の和がすべての個別メモリ素子 において同一となるように構成しているため、複数の個 別メモリ素子それぞれについて、データ読出時のアクセ ス時間(信号伝搬時間)が同じとなり、信号伝搬遅延を 40 考慮する必要がなく、高速アクセスすることのできるメ モリシステムを構築することができる。請求項12に係 る発明に従えば、請求項11のメモリシステムにおい て、制御ユニットを、ベース基板の第1の表面に形成さ れる送信ユニットおよびこのベース基板の第2の表面に 45 送信ユニットと対向して配置される受信ユニットとで構 成しているため、ベース基板の一方側にのみ制御ユニッ トを配置することができ、システムバスの配線が容易と なり、システムを容易に構築することができる。

【0316】請求項13に係る発明に従えば、請求項1 1の制御ユニットを、ベース基板の第1の表面に配設さ れる送信機能および受信機能両者を含むように構成しているため、1箇所に集中的に制御ユニットを配置することができ、ベース基板の一方側のみに、端子を配設するだけでよく、メモリシステムのポート端子数を低減することができる。

【0317】請求項14に係る発明に従えば、請求項11の制御ユニットとして、ベース基板の第1および第2の表面それぞれに、送信機能および受信機能両者を含む制御ユニットを配設しているため、容易に、マルチプロセッサシステムを構築することができ、高速アクセスすることのできるメモリシステムを構築することができる。

【0318】請求項15に係る発明に従えば、請求項1 1のメモリシステムにおいて、制御ユニットが隣接して 外部装置との信号の送受信を行なうためのポートを設け ているため、容易に、このメモリシステムをモジュール 化することができ、また外部装置と最小配線長で信号の 送受を行なうことができる。

【0319】請求項16に係る発明に従えば、請求項1 1のメモリシステムにおいて、信号配線は、メモリ制御 回路と対向する端部において貫通孔を介して第1および 第2の表面に連続的に延在して配置されているため、信 号配線を最小配線長で第1および第2の表面に延在して 配設することができる。

【0320】請求項17に係る発明に従えば、請求項16のメモリシステムにおいて、第2の表面に配設される配線を、貫通孔を介して第1の表面に取出し、この取出した配線を、制御ユニットに含まれる受信機能を有する受信ユニットに接続しているため、1箇所に送受信機能両者を有する制御ユニットを配設することができ、制御ユニットと外部装置との間の端子を送受信ユニットと別々に設ける必要がなく、端子数を低減することができる。

【0321】請求項18に係る発明に従えば、請求項1のメモリシステムにおいて、第1の信号バスにおいて、コマンドを取込むためのタイミングを与えるストローブクロック信号をメモリ素子の動作サイクルを規定するクロック信号とは別に伝達するように構成しているため、各個別メモリ素子において正確にコマンドを取込むことができ、正確に動作するメモリシステムを構築することができる。

【0322】請求項19に係る発明に従えば、請求項1のメモリシステムにおいて、外部装置に返送されない信号を伝達する信号線は終端抵抗により終端されているため、この信号線において信号の反射が生じるのを防止することができ、正確に、信号を伝達することができる。【0323】請求項20に係る発明に従えば、請求項1のメモリシステムにおいて、メモリシステムに設けられる外部装置は、データ出力を指示するコマンドを検出するコマンド検出回路と、このコマンド検出回路からのコ

マンド検出指示に応答してクロック信号のレイテンシサイクル期間経過後、データバスを介して与えられる信号を取込むように構成しているため、ストローブクロック信号を外部装置へ返送する必要がなく、外部装置の端子05 数を低減することができる。

【0324】請求項21に係る発明に従えば、請求項1のメモリシステムにおいて、外部装置が、コマンド印加を指示するコマンド印加指示信号受信時、所定の時間レイテンシサイクル経過後、データバスを介して与えられるデータを取込むように構成しているため、信号取込タイミングを与えるための信号は、数を低減することができ、この外部装置の端子数を低減することができる。

【0325】請求項22に係る発明に従えば、請求項1

のメモリシステムにおいて、データ出力コマンド送出 15 後、所定のクロックサイクル期間経過後データバスを介 して与えられるデータを取込むように構成しているた め、ピン数を低減して正確に、メモリ素子からの転送さ れるデータを取込むことができる。

【0326】請求項23に係る発明に従えば、請求項2 20 0-22のメモリシステムにおいて、メモリコントロー ラは、複数の個別メモリ素子のレイテンシを調整するよ うに構成しているため、正確に、選択個別メモリ素子か らのデータを取込むことができ、システム構築時におけ る配線の負荷のばらつきの影響を受けることなく、正確 25 に動作するメモリシステムを構築することができる。

【0327】請求項24に係る発明に従えば、請求項18のメモリシステムにおいて、複数の個別メモリ素子の各々が、コマンドを取込むタイミングを与えるストローブクロック信号を可変遅延回路により遅延するように構30成しているため、信号配線の負荷変更時においても、正確に、取込タイミングを設定することができ、複数の個別メモリ素子それぞれにおいて正確に信号の取込を行なうことができる。

【0328】請求項25に係る発明に従えば、請求項2 35 4のメモリシステムにおいて基準電圧を変更し、この基 準電圧に従って入力信号をバッファ処理するバッファ回 路のマージンを調整して、可変遅延回路の遅延時間を設 定するように構成しているため、通常動作時における入 力回路のマージンを大きくすることができる。

- 40 【0329】請求項26に係る発明に従えば、請求項25のメモリシステムにおいてマージンが、基準電圧レベルを変化させて測定された結果に基づいて決定するように構成しているため、正確に、個別メモリ素子それぞれに対するマージンを最適値に設定することができる。
- 45 【0330】請求項27に係る発明に従えば、請求項2 4のメモリシステムにおいて、メモリチップにおいてコマンド、アドレスおよびデータ別々にバーニア遅延量を設定しており、正確に信号を取込むことができる。

【図面の簡単な説明】

50 【図1】 この発明の実施の形態1に従うメモリシステ

特開2000-148656

ムの構成を概略的に示す図である。

【図2】 (A)は、図1に示すメモリシステムにおけるデータ読出時の信号伝搬時間を示し、(B)は、データ書込時における信号伝搬時間を示す図である。

【図3】 この発明の実施の形態1の変更例の構成を概略的に示す図である。

【図4】 この発明の実施の形態1のメモリシステムを 用いた処理システムの構成を概略的に示す図である。

【図5】 図4に示す受信ユニットの構成を概略的に示す図である。

【図6】 図4に示す送信ユニットの構成を概略的に示す図である。

【図7】 この発明の実施の形態2に従うメモリシステムの構成を概略的に示す図である。

【図8】 この発明の実施の形態2の変更例の構成を概略的に示す図である。

【図9】 図8に示すメモリコントローラ近傍の信号配線のレイアウトを概略的に示す図である。

【図10】 この発明の実施の形態2の変更例の構成を 概略的に示す図である。

【図11】 この発明の実施の形態2の変更例の構成を 概略的に示す図である。

【図12】 図11に示すメモリシステムを用いた処理 システムの構成を概略的に示す図である。

【図13】 この発明の実施の形態3のメモリシステムの構成を概略的に示す図である。

【図14】 この発明の実施の形態4に従うメモリシステムの信号伝搬状態を示すタイミング図である。

【図15】 この発明の実施の形態4に従うメモリシステムのデータ読出時の信号伝搬状態を示すタイミング図である。

【図16】 図13に示すメモリコントローラの構成を 概略的に示す図である。

【図17】 図13に示すメモリチップの構成を概略的に示す図である。

【図18】 図17に示すメモリ回路の構成を概略的に示す図である。

【図19】 図18に示す読出回路および書込回路の構成をより具体的に示す図である。

【図20】 図19に示す読出用クロック信号の発生態様を示すタイミング図である。

【図21】 図19に示す読出回路の動作を説明するための図である。

【図22】 図19に示す読出回路の動作を説明するための図である。

【図23】 (A) は、書込用クロック信号の発生態様を示し、(B) は、データ書込回路の動作を説明するための図である。

【図24】 この発明の実施の形態5に従うメモリシステムのデータ書込時の信号伝搬状態を示すタイミング図

である。

【図25】 この発明の実施の形態5に従うメモリシステムのデータ読出時の信号伝搬状態を示すタイミング図である。

05 【図26】 この発明の実施の形態5のメモリコントローラの構成を概略的に示す図である。

【図27】 図26に示すREAD検出回路およびレイテンシ処理回路の構成の一例を概略的に示す図である。

【図28】 (A) および(B) は、図27に示す回路 10 の動作を示すタイミング図である。

【図29】 この発明の実施の形態5におけるメモリシステムに用いられるメモリチップの構成を概略的に示す図である。

【図30】 (A) は、図29に示すラッチ指示信号発 15 生部の構成を概略的に示す図であり、(B) は、(A) に示すラッチの構成を示し、(C) は、図29に示すラ ッチ回路の構成を概略的に示す図である。

【図31】 図30 (A) - (C) に示す回路の動作を示すタイミング図である。

20 【図32】 この発明の実施の形態6に従うメモリシス テムのデータ書込時の信号伝搬状態を示すタイミング図 である。

【図33】 この発明の実施の形態6のメモリシステム のデータ読出時の信号伝搬状態を示すタイミング図であ 25 る。

【図34】 この発明の実施の形態6におけるメモリシステムに用いられるメモリコントローラの構成を概略的に示す図である。

【図35】 この発明の実施の形態7のメモリシステム 30 のデータ書込時の信号伝搬状態を示すタイミング図であ る。

【図36】 この発明の実施の形態7のメモリシステム のデータ読出時の信号伝搬状態を示すタイミング図であ、る。

35 【図37】 この発明の実施の形態7に従うメモリシステムに用いられるメモリコントローラの構成を概略的に示す図である。

【図38】 図37に示す送受信制御回路のレイテンシ 処理回路制御部の構成を概略的に示す図である。

40 【図39】 図37に示すレイテンシ処理回路の構成を 概略的に示す図である。

【図40】 この発明の実施の形態8に従うメモリシステムのメモリチップの構成を概略的に示す図である。

【図41】 図40に示すメモリチップの信号入力部の 45 構成を概略的に示す図である。

【図42】 (A) は、図41に示す回路の通常動作モード時の動作を示すタイミング図であり、(B) は、初期設定モード時の動作を示すタイミング図である。

【図43】 図41に示す回路のバーニア回路調整動作 50 を示すフロー図である。 【図44】 (A) は、図41に示すバーニア回路の構成を概略的に示し、(B) は、(A) に示すタップ回路の構成をより具体的に示す図である。

【図45】 図44(A)に示す可変遅延回路の構成を示す図である。

【図46】 図44(A) および(B) ならびに図45 に示す回路の動作を示すフロー図である。

【図47】 この発明の実施の形態7のメモリシステム に用いられるメモリコントローラの構成を概略的に示す 図である。

【図48】 図47に示すバーニア回路の遅延量設定の ためのメモリ回路の構成を概略的に示す図である。

【図49】 図48に示すタップ値算出の方法を説明するための図である。

【図50】 図48に示すタップ値算出回路の構成を概略的に示す図である。

【図51】 図50に示す位相差検出回路の構成を概略的に示す図である。

【図52】 図51に示す位相差検出回路の動作を示す タイミングチャート図である。

【図53】 図51に示す位相差検出回路の動作を示すタイミングチャート図である。

【図54】 この発明の実施の形態8の変更例に従うメモリチップの構成を概略的に示す図である。

【図55】 図54に示す初期化制御回路の構成を概略的に示す図である。


【図56】 従来のメモリシステムの構成を概略的に示す図である。

## 【符号の説明】

1 a~1 n メモリ素子、2 コマンドバス、3 クロック信号線、4 データバス、5 送信ユニット、6 受信ユニット、7 データストローブクロック信号線、10 メモリユニット、11 データバス、12 コントローラバス、13 プロセッサ、20 ベース基板、21a 第1の表面、21b 第2の表面、22 第1のポート、22a 端子、22b 送信ユニット、26a、26b、27a、27b 配線、CH メモリチッ

プ、23 第2のポート、23a貫通孔、24 第3の ポート、24a 貫通孔、25 第4のポート、25a 端子、25b 受信ユニット、22c メモリコントロ ーラ (送受信ユニット)、22d,25c 貫通孔、2 05 5d メモリコントローラ、30a,30bプロセッ サ、35 メモリコントローラ、MM#0~MM#3 メモリモジュール、42a 第1のポート、42b 第 2のポート、R 終端抵抗、51 CMD制御回路、5 2 ADD制御回路、53 DAT制御回路、55 ク 10 ロックバッファ/ドライバ、56a, 57a インバー タ、58a~58j 出力バッファ回路、59a,59 j 入力バッファ回路、60 エッジ検出回路、61 READ検出回路、62 レイテンシ処理回路、63 データ取込回路、50 送受信制御回路、65 a~65 15 j 入力バッファ、66 エッジ検出回路、67CMD ラッチ、68 ADDラッチ、69 DATラッチ、7 0 CMDデコーダ、71 ADDデコーダ、72 メ モリ回路、73 エッジ検出回路、74レイテンシ処理 回路、75 DATラッチ、76 クロック発生回路、 20 77a-77d 出力バッファ回路、83 読出回路、 84 書込回路、80a パッド、81,82 データ バス、90u, 90d, 92u, 92d, 95u, 95 d, 105u, 105d, 102u, 102d 選択回 路、106 書込ドライブ回路、91,94u,94 25 d, 101u, 101d, 104 シフトレジスタ回 路、97u, 97d, 100u, 100d 転送回路、 96 切換回路、98出力バッファ、99 入力バッフ ア、81,281 リードクロック発生回路、290 CS検出回路、300 バーニア回路、301 初期化 30 制御回路、302 基準電圧発生回路、303a,30 3b 取込回路、305a, 305b, 306a, 30 6b ラッチ回路、320 バーニア回路、325 記 憶回路、425 位相差検出回路、426 タップ算出

【図1】





【図3】


35 450 初期化制御回路、451 選択回路、452

転送制御回路。


回路、300a、300c、300d バーニア回路、









【図12】







【図14】




【図15】





【図16】




【図21】










【図25】








【図27】















<u>50</u>


【図38】

















【図45】







【図52】




【図51】




【図53】




【図54】



【図56】





フロントページの続き

(72)発明者 大石 司

Fターム(参考) 5B060 CC04 MB00

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

05